<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
    <channel>
        <title>PCIe on KnightLi Blog</title>
        <link>https://knightli.com/es/tags/pcie/</link>
        <description>Recent content in PCIe on KnightLi Blog</description>
        <generator>Hugo -- gohugo.io</generator>
        <language>es</language>
        <lastBuildDate>Mon, 04 May 2026 06:02:56 +0800</lastBuildDate><atom:link href="https://knightli.com/es/tags/pcie/index.xml" rel="self" type="application/rss+xml" /><item>
        <title>Notas de pinout del backplane del NAS TerraMaster F2-221</title>
        <link>https://knightli.com/es/2026/05/04/terramaster-f2-221-backplane-pinout/</link>
        <pubDate>Mon, 04 May 2026 06:02:56 +0800</pubDate>
        
        <guid>https://knightli.com/es/2026/05/04/terramaster-f2-221-backplane-pinout/</guid>
        <description>&lt;p&gt;Esta nota organiza el pinout no estandar del conector del backplane del TerraMaster F2-221 NAS. Su forma se parece a un conector de borde PCIe, pero no es una ranura PCIe estandar; es una interfaz de backplane personalizada por TerraMaster.&lt;/p&gt;
&lt;p&gt;El conector transporta al mismo tiempo senales SATA, alimentacion, reset y PCIe. Tras confirmar que PCIe1 x1 es utilizable, se puede fabricar un backplane propio para sacar una ranura M.2 M-key y usar un SSD NVMe como disco interno del sistema.&lt;/p&gt;
&lt;p&gt;La misma idea tambien aplica al TerraMaster F2-220. F2-220 y F2-221 usan plataformas distintas, pero ya hay pruebas reales en el foro de fnOS: el backplane F3 V1.1 puede reconocer NVMe en F2-220, y durante la instalacion de fnOS el sistema puede ver el disco NVMe. Lo que realmente requiere tratamiento adicional es que el BIOS antiguo puede no soportar arranque desde NVMe.&lt;/p&gt;
&lt;h2 id=&#34;conclusion&#34;&gt;Conclusion
&lt;/h2&gt;&lt;p&gt;El conector del backplane F2-221 contiene:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Senales de dos puertos SATA nativos.&lt;/li&gt;
&lt;li&gt;12V, 5V, 3.3V y GND.&lt;/li&gt;
&lt;li&gt;Senales relacionadas con control de alimentacion de discos SATA.&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PERST#&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Al menos un grupo utilizable de senales PCIe Gen2 x1.&lt;/li&gt;
&lt;li&gt;Algunas pistas de una segunda senal PCIe, pero sin verificacion completa.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;PCIe1 puede usarse para sacar una ranura M.2 M-key NVMe. En pruebas, el NVMe funciono en PCIe Gen2 x1 y el BIOS pudo reconocerlo y arrancar.&lt;/p&gt;
&lt;p&gt;El resultado real del F2-220 tambien apoya esta direccion: a nivel de hardware puede reconocer NVMe, pero en la fase de arranque del BIOS puede necesitar inyectar un modulo NVMe, y la opcion de arranque puede aparecer como &lt;code&gt;PATA&lt;/code&gt;.&lt;/p&gt;
&lt;h2 id=&#34;pinout-del-conector-de-backplane&#34;&gt;Pinout del conector de backplane
&lt;/h2&gt;&lt;p&gt;El conector se divide en lados B/A. &lt;code&gt;?&lt;/code&gt; significa no confirmado o no conectado, y &lt;code&gt;NC&lt;/code&gt; significa no conectado.&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Pin&lt;/th&gt;
          &lt;th&gt;B side&lt;/th&gt;
          &lt;th&gt;A side&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;2&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;3&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;4&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;5&lt;/td&gt;
          &lt;td&gt;SATA1 A+&lt;/td&gt;
          &lt;td&gt;SATA1 B+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;6&lt;/td&gt;
          &lt;td&gt;SATA1 A-&lt;/td&gt;
          &lt;td&gt;SATA1 B-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;NC&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;8&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;10&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;11&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;12&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;13&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;14&lt;/td&gt;
          &lt;td&gt;SATA2 A+&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;15&lt;/td&gt;
          &lt;td&gt;SATA2 A-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;16&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;SATA2 B+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;17&lt;/td&gt;
          &lt;td&gt;PERST#&lt;/td&gt;
          &lt;td&gt;SATA2 B-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;18&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;19&lt;/td&gt;
          &lt;td&gt;PCIe1 TX+&lt;/td&gt;
          &lt;td&gt;NC&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;20&lt;/td&gt;
          &lt;td&gt;PCIe1 TX-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;21&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe1 RX+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;22&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe1 RX-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;23&lt;/td&gt;
          &lt;td&gt;PCIe1 REFCLK+&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;24&lt;/td&gt;
          &lt;td&gt;PCIe1 REFCLK-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;25&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 RX+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;26&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 RX-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;27&lt;/td&gt;
          &lt;td&gt;PCIe2 TX+&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;28&lt;/td&gt;
          &lt;td&gt;PCIe2 TX-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;29&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 REFCLK+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;30&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;PCIe2 REFCLK-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;31&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;32&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;PCIe1 tiene mas valor de referencia. PCIe2 no fue verificado por completo y solo debe tratarse como pista, no como base fiable de diseno.&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/04/terramaster-f2-221-backplane-pinout/pinout-overview.svg&#34;
	
	
	
	loading=&#34;lazy&#34;
	
		alt=&#34;Diagrama del pinout del conector de backplane TerraMaster F2-221&#34;
	
	
&gt;&lt;/p&gt;
&lt;h2 id=&#34;juicio-sobre-el-origen-de-las-senales&#34;&gt;Juicio sobre el origen de las senales
&lt;/h2&gt;&lt;p&gt;El backplane original de dos bahias del F2-221 no tiene controlador PCIe a SATA; las senales SATA entran directamente al backplane desde el conector de la placa base. Las senales PCIe adicionales se deducen principalmente a partir de modelos de mas bahias de la misma serie.&lt;/p&gt;
&lt;p&gt;El backplane del TerraMaster F5-422 usa dos &lt;code&gt;ASM1061&lt;/code&gt; de ASMedia. &lt;code&gt;ASM1061&lt;/code&gt; es un controlador PCIe Gen2 x1 a doble SATA. Combinando esto con que Intel J3355 tiene 2 puertos SATA y 6 lanes PCIe Gen2, se puede inferir que los modelos de mas bahias expanden puertos SATA mediante PCIe.&lt;/p&gt;
&lt;p&gt;Por tanto, es razonable que el conector de la placa F2-221 conserve senales PCIe. Es muy probable que el fabricante reutilice el diseno de placa entre modelos de distintas bahias y diferencie funciones mediante el backplane.&lt;/p&gt;
&lt;h2 id=&#34;juicio-de-pares-diferenciales-pcie&#34;&gt;Juicio de pares diferenciales PCIe
&lt;/h2&gt;&lt;p&gt;Las lineas diferenciales PCIe suelen pasar a capas internas despues de entrar por vias, por lo que no se pueden seguir completamente solo con fotos. Una regla util es que, en disenos PCIe tradicionales, el par diferencial TX suele llevar capacitores de AC coupling.&lt;/p&gt;
&lt;p&gt;Hay que mirar la direccion al reves:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El &lt;code&gt;TX&lt;/code&gt; desde el punto de vista del controlador &lt;code&gt;ASM1061&lt;/code&gt; corresponde al &lt;code&gt;RX&lt;/code&gt; del lado CPU o placa base.&lt;/li&gt;
&lt;li&gt;El &lt;code&gt;RX&lt;/code&gt; desde el punto de vista del controlador &lt;code&gt;ASM1061&lt;/code&gt; corresponde al &lt;code&gt;TX&lt;/code&gt; del lado CPU o placa base.&lt;/li&gt;
&lt;li&gt;&lt;code&gt;REFCLK&lt;/code&gt; debe juzgarse junto con pares diferenciales vecinos y posicion de pistas.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Este tipo de pinout es mas adecuado como material de ingenieria inversa de hardware que como especificacion oficial.&lt;/p&gt;
&lt;h2 id=&#34;verificacion-de-uso&#34;&gt;Verificacion de uso
&lt;/h2&gt;&lt;p&gt;El backplane F3 basado en este pinout ya paso estas verificaciones:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Las dos bahias SATA originales siguen disponibles.&lt;/li&gt;
&lt;li&gt;PCIe1 puede conectarse a una ranura M.2 M-key.&lt;/li&gt;
&lt;li&gt;El SSD NVMe puede ser reconocido por el BIOS.&lt;/li&gt;
&lt;li&gt;El NAS puede arrancar directamente desde el SSD NVMe.&lt;/li&gt;
&lt;li&gt;btrfs scrub no encontro errores de disco.&lt;/li&gt;
&lt;li&gt;El sistema funciono varias semanas desde el SSD NVMe sin anomalias evidentes.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;El SSD NVMe de prueba fue un Patriot P300 128GB. Resultado de &lt;code&gt;hdparm&lt;/code&gt;:&lt;/p&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;div class=&#34;chroma&#34;&gt;
&lt;table class=&#34;lntable&#34;&gt;&lt;tr&gt;&lt;td class=&#34;lntd&#34;&gt;
&lt;pre tabindex=&#34;0&#34; class=&#34;chroma&#34;&gt;&lt;code&gt;&lt;span class=&#34;lnt&#34;&gt;1
&lt;/span&gt;&lt;span class=&#34;lnt&#34;&gt;2
&lt;/span&gt;&lt;span class=&#34;lnt&#34;&gt;3
&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/td&gt;
&lt;td class=&#34;lntd&#34;&gt;
&lt;pre tabindex=&#34;0&#34; class=&#34;chroma&#34;&gt;&lt;code class=&#34;language-text&#34; data-lang=&#34;text&#34;&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt;/dev/nvme0n1:
&lt;/span&gt;&lt;/span&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt; Timing cached reads:   4554 MB in  2.00 seconds = 2279.68 MB/sec
&lt;/span&gt;&lt;/span&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt; Timing buffered disk reads: 1222 MB in  3.00 seconds = 407.22 MB/sec
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/td&gt;&lt;/tr&gt;&lt;/table&gt;
&lt;/div&gt;
&lt;/div&gt;&lt;p&gt;Esta velocidad encaja con el limite de PCIe Gen2 x1. No busca exprimir el rendimiento NVMe, sino reemplazar un SSD USB externo como disco interno de sistema.&lt;/p&gt;
&lt;h2 id=&#34;notas&#34;&gt;Notas
&lt;/h2&gt;&lt;p&gt;Este pinout sirve como referencia de ingenieria inversa y backplane casero, pero no debe tratarse como documentacion oficial.&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El conector no es PCIe estandar; no se puede insertar directamente un dispositivo PCIe comun.&lt;/li&gt;
&lt;li&gt;Los pines &lt;code&gt;?&lt;/code&gt; no estan confirmados y no deben conectarse a circuitos criticos.&lt;/li&gt;
&lt;li&gt;PCIe2 no fue verificado por completo y tiene mas riesgo que PCIe1.&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ&lt;/code&gt; no esta sacado de forma completa segun el diseno M.2 convencional, por lo que ASPM puede no estar disponible.&lt;/li&gt;
&lt;li&gt;La alimentacion SATA incluye load switch y slow start relacionados con hot-plug; no basta con conectar solo las senales e ignorar el control de energia.&lt;/li&gt;
&lt;li&gt;Si quieres replicarlo, vuelve a medir tu propia placa y backplane. No dependas solo de fotos.&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;enlaces-relacionados&#34;&gt;Enlaces relacionados
&lt;/h2&gt;&lt;ul&gt;
&lt;li&gt;Registro original del proyecto: &lt;a class=&#34;link&#34; href=&#34;https://codedbearder.com/posts/f3-backplane/&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;I made a new backplane for my Terramaster F2-221 NAS&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;Proyecto KiCad del backplane F3: &lt;a class=&#34;link&#34; href=&#34;https://github.com/arnarg/f3_backplane&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;arnarg/f3_backplane&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;CSV del pinout del backplane F3: &lt;a class=&#34;link&#34; href=&#34;https://github.com/arnarg/f3_backplane/blob/main/f3_backplane.csv&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;f3_backplane.csv&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;Prueba de aplicacion en F2-220: &lt;a class=&#34;link&#34; href=&#34;https://club.fnnas.com/forum.php?mod=viewthread&amp;amp;tid=55589&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;铁威马F2-220折腾飞牛OS过程&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
</description>
        </item>
        <item>
        <title>Una mirada detallada a los modos de bifurcación PCIe</title>
        <link>https://knightli.com/es/2026/05/02/pcie-bifurcation-modes/</link>
        <pubDate>Sat, 02 May 2026 10:15:49 +0800</pubDate>
        
        <guid>https://knightli.com/es/2026/05/02/pcie-bifurcation-modes/</guid>
        <description>&lt;p&gt;La bifurcación PCIe es el proceso de dividir lanes PCIe. Responde a una pregunta simple: ¿un grupo de lanes PCIe de la CPU o del chipset debe funcionar como un enlace ancho, o dividirse en varios enlaces más estrechos para distintos dispositivos?&lt;/p&gt;
&lt;p&gt;Por ejemplo, un grupo de 16 lanes PCIe puede configurarse como &lt;code&gt;x16&lt;/code&gt;, dividirse en &lt;code&gt;x8+x8&lt;/code&gt; o dividirse en &lt;code&gt;x8+x4+x4&lt;/code&gt;. Esta es la base para que una placa ejecute una ranura gráfica a &lt;code&gt;x16&lt;/code&gt; completo, dos ranuras gráficas a &lt;code&gt;x8&lt;/code&gt; cada una, o una ranura gráfica más dos M.2 conectados a la CPU.&lt;/p&gt;
&lt;h2 id=&#34;qué-es-un-lane-pcie&#34;&gt;Qué es un lane PCIe
&lt;/h2&gt;&lt;p&gt;PCIe es un bus serie. Cada lane consta de pares de señal diferencial y puede tratarse como un canal independiente de datos de alta velocidad. Varios lanes pueden agruparse para formar un enlace más ancho:&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/02/pcie-bifurcation-modes/pcie-lane-link.svg&#34;
	
	
	
	loading=&#34;lazy&#34;
	
		alt=&#34;Diagrama de lane PCIe y ancho de enlace&#34;
	
	
&gt;&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Ancho de enlace&lt;/th&gt;
          &lt;th&gt;Uso común&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x1&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Tarjetas de red, sonido, capturadoras, tarjetas de expansión USB&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;SSD NVMe y algunas tarjetas de expansión de alta velocidad&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x8&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Ranuras gráficas secundarias, tarjetas RAID, tarjetas de red&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Ranura gráfica principal&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Los anchos de enlace PCIe suelen crecer en potencias de dos, así que los comunes son &lt;code&gt;x1&lt;/code&gt;, &lt;code&gt;x2&lt;/code&gt;, &lt;code&gt;x4&lt;/code&gt;, &lt;code&gt;x8&lt;/code&gt; y &lt;code&gt;x16&lt;/code&gt;. En placas de consumo, los que más se ven son &lt;code&gt;x1&lt;/code&gt;, &lt;code&gt;x4&lt;/code&gt;, &lt;code&gt;x8&lt;/code&gt; y &lt;code&gt;x16&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;La longitud física de la ranura no es lo mismo que el ancho real del enlace. Una ranura larga &lt;code&gt;x16&lt;/code&gt; puede estar cableada solo para &lt;code&gt;x4&lt;/code&gt; o &lt;code&gt;x8&lt;/code&gt;; una ranura M.2 suele ser &lt;code&gt;x4&lt;/code&gt;, pero también importa si conecta a CPU o chipset.&lt;/p&gt;
&lt;h2 id=&#34;cuándo-ocurre-la-bifurcación&#34;&gt;Cuándo ocurre la bifurcación
&lt;/h2&gt;&lt;p&gt;La inicialización de dispositivos PCIe puede dividirse aproximadamente en varias etapas:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;Decidir la bifurcación PCIe, es decir, cómo se dividen los lanes.&lt;/li&gt;
&lt;li&gt;Ejecutar Root Port Training para entrenar velocidad y ancho de enlace.&lt;/li&gt;
&lt;li&gt;Realizar enumeración PCI para que el sistema descubra dispositivos.&lt;/li&gt;
&lt;li&gt;Configurar funciones PCIe como gestión de energía, reporte de errores y control de timeouts.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;La bifurcación ocurre muy temprano. El sistema debe saber primero si un grupo de lanes es un &lt;code&gt;x16&lt;/code&gt;, dos enlaces &lt;code&gt;x8&lt;/code&gt; o varios enlaces &lt;code&gt;x4&lt;/code&gt; antes de que el Training y la enumeración sepan cuántos Root Ports deben manejarse.&lt;/p&gt;
&lt;p&gt;Cuando la bifurcación está mal configurada, los síntomas comunes incluyen:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;Una tarjeta de expansión detecta solo un SSD.&lt;/li&gt;
&lt;li&gt;Los dispositivos desaparecen tras instalar un riser o adaptador.&lt;/li&gt;
&lt;li&gt;El ancho de enlace de una GPU baja de &lt;code&gt;x16&lt;/code&gt; a &lt;code&gt;x8&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Falta la opción de bifurcación esperada en el BIOS.&lt;/li&gt;
&lt;li&gt;El manual de la placa dice que admite un modo dividido, pero solo en una ranura concreta o con una CPU concreta.&lt;/li&gt;
&lt;/ol&gt;
&lt;h2 id=&#34;modo-uno-hard-strap&#34;&gt;Modo uno: Hard Strap
&lt;/h2&gt;&lt;p&gt;Hard Strap es un método de hardware. La placa usa pines fijos, resistencias pull-up/pull-down o cableado para determinar el modo de división PCIe a nivel de hardware.&lt;/p&gt;
&lt;p&gt;Es común para lanes PCIe conectados a la CPU en plataformas de escritorio de consumo. Por ejemplo, si la CPU proporciona un grupo de &lt;code&gt;x16&lt;/code&gt; lanes, el fabricante puede diseñar la placa como:&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Configuración&lt;/th&gt;
          &lt;th&gt;Uso típico&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Una ranura gráfica principal&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x8+x8&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Dos ranuras gráficas&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x8+x4+x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Una ranura gráfica más dos M.2 conectados a CPU&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Hard Strap es estable, simple y barato. El fabricante decide el enrutamiento de lanes durante el diseño del PCB, y normalmente los usuarios no pueden cambiarlo libremente en el BIOS después.&lt;/p&gt;
&lt;p&gt;Su desventaja es la poca flexibilidad. Una vez fijado el diseño, una ranura diseñada solo como &lt;code&gt;x16&lt;/code&gt; no puede convertirse en &lt;code&gt;x4+x4+x4+x4&lt;/code&gt; salvo rediseñando el PCB. Por eso muchas placas de consumo no exponen opciones de bifurcación en el BIOS aunque la CPU teóricamente admita dividir lanes.&lt;/p&gt;
&lt;p&gt;Para usuarios normales, la conclusión directa es: que una placa admita bifurcación PCIe depende primero del diseño de la placa, no solo de las especificaciones de la CPU.&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/02/pcie-bifurcation-modes/image.png&#34;
	width=&#34;1008&#34;
	height=&#34;506&#34;
	srcset=&#34;https://knightli.com/2026/05/02/pcie-bifurcation-modes/image_hu_9da109a68bf2083b.png 480w, https://knightli.com/2026/05/02/pcie-bifurcation-modes/image_hu_ca9e4232e5981219.png 1024w&#34;
	loading=&#34;lazy&#34;
	
		alt=&#34;Bifurcación en CPU de 12ª generación&#34;
	
	
		class=&#34;gallery-image&#34; 
		data-flex-grow=&#34;199&#34;
		data-flex-basis=&#34;478px&#34;
	
&gt;&lt;/p&gt;
&lt;h2 id=&#34;modo-dos-soft-strap&#34;&gt;Modo dos: Soft Strap
&lt;/h2&gt;&lt;p&gt;Soft Strap es un método configurado por software, pero no necesariamente significa una opción visible en el menú del BIOS. En muchos casos, esta configuración se almacena en la imagen del BIOS o en el área de descripción de plataforma, y el fabricante la define antes de enviar la placa.&lt;/p&gt;
&lt;p&gt;Los Root Ports PCIe bajo el chipset suelen usar un enfoque similar. Según el enrutamiento real de la placa, el fabricante puede configurar algunos Root Ports como puertos &lt;code&gt;x1&lt;/code&gt; independientes, o combinarlos en &lt;code&gt;x2&lt;/code&gt; o &lt;code&gt;x4&lt;/code&gt;. Estos ajustes suelen estar fijos en la imagen del BIOS y toman efecto durante la inicialización de plataforma.&lt;/p&gt;
&lt;p&gt;Soft Strap tiene varios rasgos:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;Algunos ajustes pueden modificarse sin cambiar el PCB.&lt;/li&gt;
&lt;li&gt;La configuración suele tomar efecto durante inicialización temprana.&lt;/li&gt;
&lt;li&gt;Los cambios generalmente requieren reflashear el BIOS o al menos reiniciar.&lt;/li&gt;
&lt;li&gt;La interfaz de usuario puede no exponer las opciones relacionadas.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;Por eso dos placas con hardware aparentemente similar pueden distribuir ranuras PCIe, M.2 y dispositivos integrados de forma distinta según versión de BIOS o configuración del fabricante.&lt;/p&gt;
&lt;p&gt;Soft Strap tampoco es magia. Solo puede ajustar dentro de los límites del enrutamiento físico existente; no puede asignar lanes a una ranura que no está conectada físicamente a ellos.&lt;/p&gt;
&lt;h2 id=&#34;modo-tres-wait-for-bios&#34;&gt;Modo tres: Wait For BIOS
&lt;/h2&gt;&lt;p&gt;Wait For BIOS es el enfoque más flexible. Antes de que empiece PCIe Training, la plataforma espera a que el BIOS escriba los registros relevantes, y el BIOS decide qué ancho debe tener cada grupo de lanes.&lt;/p&gt;
&lt;p&gt;Es común en plataformas más expandibles, como workstations, servidores y algunas plataformas Xeon. Estas plataformas ofrecen más lanes y combinaciones de ranuras más complejas. Si todo estuviera fijado por hardware, la adaptabilidad de la placa sería mucho peor.&lt;/p&gt;
&lt;p&gt;La ventaja de Wait For BIOS es la flexibilidad:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;El BIOS puede ofrecer opciones como &lt;code&gt;x16&lt;/code&gt;, &lt;code&gt;x8+x8&lt;/code&gt;, &lt;code&gt;x8+x4+x4&lt;/code&gt; y &lt;code&gt;x4+x4+x4+x4&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Una placa puede adaptarse a distintas tarjetas de expansión.&lt;/li&gt;
&lt;li&gt;Encaja mejor con adaptadores multi-NVMe, backplanes PCIe y risers de servidor.&lt;/li&gt;
&lt;li&gt;Los usuarios pueden ajustar el diseño según número de dispositivos y necesidades de ancho de banda.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;El coste es que plataforma y BIOS deben trabajar juntos. CPU o chipset deben admitir la división deseada, el enrutamiento de la placa debe coincidir y el BIOS debe exponerla o configurarla. Si falta cualquiera de esas piezas, puede que el usuario no vea ajustes de bifurcación utilizables.&lt;/p&gt;
&lt;h2 id=&#34;combinaciones-de-división-comunes&#34;&gt;Combinaciones de división comunes
&lt;/h2&gt;&lt;p&gt;Distintas plataformas admiten combinaciones distintas, pero los modos comunes se ven así:&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/02/pcie-bifurcation-modes/pcie-bifurcation-modes.svg&#34;
	
	
	
	loading=&#34;lazy&#34;
	
		alt=&#34;Modos comunes de bifurcación PCIe&#34;
	
	
&gt;&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Enlace original&lt;/th&gt;
          &lt;th&gt;División común&lt;/th&gt;
          &lt;th&gt;Uso típico&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Una sola GPU&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x8+x8&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Dos GPU, o GPU más tarjeta de expansión rápida&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x8+x4+x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;GPU más dos SSD NVMe&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x16&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x4+x4+x4+x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Adaptador NVMe de cuatro unidades&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x8&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x4+x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Dos NVMe o expansión rápida de doble puerto&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;&lt;code&gt;x4&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;&lt;code&gt;x2+x2&lt;/code&gt; o varios enlaces &lt;code&gt;x1&lt;/code&gt;&lt;/td&gt;
          &lt;td&gt;Menos común; depende del soporte de plataforma&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;En montajes DIY, la petición más común es dividir una ranura &lt;code&gt;x16&lt;/code&gt; en &lt;code&gt;x4+x4+x4+x4&lt;/code&gt; para una tarjeta adaptadora de cuatro M.2. El detalle clave es que los adaptadores baratos sin chip controlador solo enrutan físicamente la ranura hacia varios conectores M.2. La tarjeta en sí no divide lanes PCIe.&lt;/p&gt;
&lt;p&gt;Si la placa no admite &lt;code&gt;x4+x4+x4+x4&lt;/code&gt;, ese adaptador normalmente detecta solo el primer SSD. Para usar una tarjeta multi-unidad en una placa sin soporte de bifurcación, necesitas una tarjeta de expansión con chip PCIe Switch, que cuesta mucho más.&lt;/p&gt;
&lt;h2 id=&#34;bifurcación-frente-a-pcie-switch&#34;&gt;Bifurcación frente a PCIe Switch
&lt;/h2&gt;&lt;p&gt;La bifurcación divide lanes upstream existentes en varios puertos downstream. No aumenta el número de lanes; solo cambia cómo se asignan.&lt;/p&gt;
&lt;p&gt;Un PCIe Switch se parece más a un chip conmutador PCIe. Conecta un enlace upstream a varios dispositivos downstream, de modo que el sistema puede ver más dispositivos. Tampoco puede crear ancho de banda upstream extra de la nada, pero resuelve el problema de conectar múltiples dispositivos cuando la placa no admite división de lanes.&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/02/pcie-bifurcation-modes/pcie-switch-vs-bifurcation.svg&#34;
	
	
	
	loading=&#34;lazy&#34;
	
		alt=&#34;Bifurcación PCIe frente a PCIe Switch&#34;
	
	
&gt;&lt;/p&gt;
&lt;p&gt;La diferencia puede resumirse así:&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Solución&lt;/th&gt;
          &lt;th&gt;Requiere bifurcación en placa&lt;/th&gt;
          &lt;th&gt;Coste&lt;/th&gt;
          &lt;th&gt;Escenario adecuado&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Adaptador M.2 sin chip&lt;/td&gt;
          &lt;td&gt;Sí&lt;/td&gt;
          &lt;td&gt;Bajo&lt;/td&gt;
          &lt;td&gt;La placa admite &lt;code&gt;x4+x4+x4+x4&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Tarjeta con PCIe Switch&lt;/td&gt;
          &lt;td&gt;No siempre&lt;/td&gt;
          &lt;td&gt;Alto&lt;/td&gt;
          &lt;td&gt;La placa no admite división pero necesita varios dispositivos&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Antes de comprar una tarjeta multi-M.2, comprueba si el BIOS de la placa admite el modo de división necesario. Una especificación que solo dice &amp;ldquo;soporta ranura PCIe x16&amp;rdquo; no significa que pueda reconocer cuatro unidades a la vez.&lt;/p&gt;
&lt;h2 id=&#34;consejos-de-compra-y-diagnóstico&#34;&gt;Consejos de compra y diagnóstico
&lt;/h2&gt;&lt;p&gt;Si quieres usar bifurcación PCIe, revisa en este orden:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;Confirma que la CPU o plataforma admite el modo de división objetivo.&lt;/li&gt;
&lt;li&gt;Revisa el manual de la placa para ver si la ranura objetivo admite &lt;code&gt;x8+x8&lt;/code&gt;, &lt;code&gt;x8+x4+x4&lt;/code&gt; o &lt;code&gt;x4+x4+x4+x4&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Entra al BIOS y busca opciones como PCIe bifurcation, PCIe lane configuration o slot configuration.&lt;/li&gt;
&lt;li&gt;Confirma si la tarjeta de expansión es un adaptador sin chip o una tarjeta con PCIe Switch.&lt;/li&gt;
&lt;li&gt;Comprueba si al poblar todos los dispositivos se comparten lanes con M.2, SATA, red integrada u otros dispositivos.&lt;/li&gt;
&lt;li&gt;Tras arrancar el sistema operativo, usa herramientas para inspeccionar el ancho de enlace real y la enumeración de dispositivos.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;Si una tarjeta de expansión detecta solo una unidad, revisa primero la opción de división en BIOS. Si el BIOS no tiene ajuste relacionado, probablemente no sea un problema de driver; la placa seguramente no está dividiendo ese grupo de lanes en varios dispositivos.&lt;/p&gt;
&lt;p&gt;Si todos los dispositivos se detectan pero la velocidad es incorrecta, revisa el link Training. Calidad del cable, calidad de la tarjeta adaptadora, enrutamiento de ranura, generación PCIe y compatibilidad de dispositivos pueden hacer que el enlace caiga de Gen4 a Gen3, o incluso más bajo.&lt;/p&gt;
&lt;h2 id=&#34;resumen&#34;&gt;Resumen
&lt;/h2&gt;&lt;p&gt;La bifurcación PCIe consiste en decidir cómo se organizan los lanes durante la inicialización temprana de PCIe. Hard Strap fija el diseño por hardware, Soft Strap usa configuración de plataforma y Wait For BIOS deja que el BIOS establezca el modo antes del entrenamiento de enlace.&lt;/p&gt;
&lt;p&gt;Para constructores de PC normales, las tres conclusiones más importantes son:&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;Una ranura física &lt;code&gt;x16&lt;/code&gt; no se divide necesariamente en varios enlaces &lt;code&gt;x4&lt;/code&gt;.&lt;/li&gt;
&lt;li&gt;Las tarjetas adaptadoras multi-M.2 sin chip dependen del soporte de bifurcación de la placa.&lt;/li&gt;
&lt;li&gt;El soporte de división depende a la vez de CPU, enrutamiento de placa y opciones de BIOS.&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;Una vez entiendes estos puntos, &lt;code&gt;x16&lt;/code&gt;, &lt;code&gt;x8+x8&lt;/code&gt; y &lt;code&gt;x4+x4+x4+x4&lt;/code&gt; en la hoja de especificaciones de una placa dejan de ser simples etiquetas de longitud de ranura. Se convierten en pistas para juzgar si la placa puede cubrir tus necesidades reales de expansión.&lt;/p&gt;
</description>
        </item>
        <item>
        <title>Referencia del carril de la placa base LGA1851 Z990/W980/Q970/Z970/B960/Z890/W880/Q870/B860/H810</title>
        <link>https://knightli.com/es/2026/04/30/motherboard-chipset-lane-configuration-table/</link>
        <pubDate>Thu, 30 Apr 2026 00:08:21 +0800</pubDate>
        
        <guid>https://knightli.com/es/2026/04/30/motherboard-chipset-lane-configuration-table/</guid>
        <description>&lt;p&gt;La capacidad de expansión de una placa base puede verse como ranuras PCIe, M.2, SATA, USB, tarjetas de red, tarjetas de audio y otras interfaces. En el fondo, lo que realmente se trata es de qué líneas son proporcionadas por la CPU y el chipset, y luego cómo el proveedor de la placa base las asigna a las diferentes interfaces.&lt;/p&gt;
&lt;p&gt;Entonces, al leer las especificaciones de una placa base, no basta con preguntar &amp;ldquo;cuántas ranuras M.2&amp;rdquo; o &amp;ldquo;cuántos puertos USB-C&amp;rdquo; tiene. Las preguntas más importantes son de dónde provienen esas interfaces: conexión directa de CPU o reenvío de chipset; si están dedicadas o compartidas con otras interfaces; ya sean PCIe 5.0 o PCIe 4.0/3.0; y si SATA es independiente o proporcionado por recursos internos del chipset.&lt;/p&gt;
&lt;p&gt;Este artículo reescribe la hoja de cálculo original en forma de texto y resume la composición general de cada plataforma de chipset.&lt;/p&gt;
&lt;p&gt;Los recuentos de recursos a continuación provienen de estadísticas de filas de carriles en la hoja de cálculo original. &lt;code&gt;Chip Link&lt;/code&gt; se cuenta solo en el lado de la CPU para evitar duplicar el enlace ascendente; Las subtablas de variantes de CPU o de ejemplo debajo de algunas hojas no se vuelven a contar.&lt;/p&gt;
&lt;h2 id=&#34;comprender-las-fuentes-de-carriles&#34;&gt;Comprender las fuentes de carriles
&lt;/h2&gt;&lt;p&gt;Los carriles de una placa base normalmente se pueden dividir en tres categorías.&lt;/p&gt;
&lt;p&gt;La primera categoría son los carriles directos de la CPU.&lt;/p&gt;
&lt;p&gt;Estos carriles tienen baja latencia y gran ancho de banda. Generalmente se usan para la ranura de gráficos principal, la primera ranura M.2, algunos recursos USB4/Thunderbolt, salida de pantalla y el enlace entre la CPU y el chipset. En las plataformas de consumo, las interfaces de alta gama generalmente se asignan aquí primero.&lt;/p&gt;
&lt;p&gt;La segunda categoría son las líneas de expansión del chipset.&lt;/p&gt;
&lt;p&gt;El chipset se conecta a la CPU a través de DMI, PCIe o un enlace dedicado y luego proporciona PCIe, SATA, USB, redes por cable, redes inalámbricas, audio y recursos de controlador de baja velocidad adicionales. Las interfaces del lado del chipset son numerosas, pero comparten el enlace ascendente, por lo que no es ideal colocar todos los dispositivos de alta carga detrás del chipset.&lt;/p&gt;
&lt;p&gt;La tercera categoría son las interfaces convertidas a través de controladores integrados.&lt;/p&gt;
&lt;p&gt;Por ejemplo, los controladores de red 2,5G/10G, los controladores SATA adicionales, los concentradores USB o chips de expansión, los controladores Thunderbolt/USB4 y los chips de audio suelen consumir PCIe, USB u otras vías de baja velocidad. Al leer la topología de una placa base, recuerde que estos controladores también consumen recursos entre bastidores.&lt;/p&gt;
&lt;h2 id=&#34;plataformas-de-consumo-intel&#34;&gt;Plataformas de consumo Intel
&lt;/h2&gt;&lt;p&gt;Las plataformas de consumo de Intel suelen seguir una estructura de &amp;ldquo;carriles directos de CPU + DMI a chipset + E/S ampliada por chipset&amp;rdquo;.&lt;/p&gt;
&lt;p&gt;El lado de la CPU se encarga principalmente de:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Salida de visualización de gráficos integrada&lt;/li&gt;
&lt;li&gt;Líneas PCIe para la ranura de gráficos&lt;/li&gt;
&lt;li&gt;Líneas M.2 directas a CPU o PCIe de gran ancho de banda&lt;/li&gt;
&lt;li&gt;El enlace DMI de la CPU al chipset&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;El lado del chipset maneja muchos periféricos:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Líneas de expansión PCIe 4.0/3.0
-SATA&lt;/li&gt;
&lt;li&gt;USB 2.0, USB 5G, USB 10G, USB 20G&lt;/li&gt;
&lt;li&gt;Redes cableadas, redes inalámbricas, audio, controladores de gestión y otros dispositivos integrados&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;serie-lga1851800-y-futura-serie-900&#34;&gt;Serie LGA1851/800 y futura serie 900
&lt;/h3&gt;&lt;h4 id=&#34;referencia-rápida-del-recuento-de-recursos&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h4&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Z990&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI5.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x12, PCIe 4.0 x12, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;W980&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI5.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x12, PCIe 4.0 x12, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q970&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI5.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x8, PCIe 4.0 x12, USB 10G x8, USB 5G x2, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z970&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, USB4/TBT x1, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI5.0x2&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x14, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B960&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, USB4/TBT x1, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI5.0x2&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x14, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z890&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, PCIe 4.0 x4, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x24, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;W880&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, PCIe 4.0 x4, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x24, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q870&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, PCIe 4.0 x4, USB4/TBT x2, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, USB 10G x8, USB 5G x2, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B860&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, USB4/TBT x1, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI4.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x14, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H810&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, USB4/TBT x1, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI4.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, USB 10G x2, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Para plataformas LGA1851 como Z890, W880, Q870, B860 y H810, la idea general es mantener los recursos centrales de alta velocidad en el lado de la CPU y colocar grandes cantidades de E/S en el lado del chipset.&lt;/p&gt;
&lt;p&gt;Los conjuntos de chips de la serie Z apuntan a placas de consumo de alta gama. Por lo general, permiten overclocking de CPU, overclocking de memoria y una bifurcación de líneas de gráficos más flexible. Las piezas de la serie W/Q se inclinan hacia escenarios de estaciones de trabajo o de gestión empresarial, con más énfasis en ECC, estabilidad, capacidad de gestión y compatibilidad con dispositivos integrados. Los conjuntos de chips de la serie B/H son más convencionales o de nivel básico, con recuentos de carriles, capacidad de bifurcación y soporte de overclocking más conservadores.&lt;/p&gt;
&lt;p&gt;Este tipo de plataforma se puede resumir en:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;La CPU proporciona salida de pantalla, recursos relacionados con Thunderbolt/USB4, líneas de gráficos PCIe 5.0 y líneas de almacenamiento directo&lt;/li&gt;
&lt;li&gt;El chipset proporciona PCIe, SATA, USB, redes por cable, redes inalámbricas y recursos de audio adicionales&lt;/li&gt;
&lt;li&gt;Los conjuntos de chips de gama alta se diferencian principalmente en el número de carriles, las capacidades USB, la generación de PCIe y la compatibilidad con bifurcaciones.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;En una placa de gama alta como la Z890, la primera ranura gráfica y al menos una ranura M.2 generalmente provienen de la CPU, mientras que otras ranuras M.2, puertos SATA, puertos USB y controladores integrados en su mayoría cuelgan del chipset.&lt;/p&gt;
&lt;h3 id=&#34;serie-lga1700600-y-700&#34;&gt;Serie LGA1700/600 y 700
&lt;/h3&gt;&lt;h4 id=&#34;referencia-rápida-del-recuento-de-recursos-1&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h4&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Z790&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, PCIe 3.0 x8, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H770&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, PCIe 3.0 x8, USB 10G x4, USB 5G x4, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B760&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x10, PCIe 3.0 x4, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z690&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x16, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;W680&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x16, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q670&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x12, USB 10G x8, USB 5G x2, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H670&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x16, PCIe 4.0 x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x12, USB 10G x4, USB 5G x4, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B660&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x4&lt;/td&gt;
          &lt;td&gt;DMI4.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x6, PCIe 3.0 x8, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H610&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI4.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x8, USB 10G x2, USB 5G x2, USB 2.0 x6, SATA x4, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;LGA1700 cubre procesadores Core de 12.ª, 13.ª y 14.ª generación. Los conjuntos de chips típicos incluyen Z790, H770, B760, H610 y los anteriores Z690, H670, B660 y H610.&lt;/p&gt;
&lt;p&gt;Las principales características de esta generación son:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El lado de la CPU proporciona carriles PCIe 5.0 para gráficos&lt;/li&gt;
&lt;li&gt;El lado de la CPU también proporciona un conjunto común de líneas de almacenamiento PCIe 4.0&lt;/li&gt;
&lt;li&gt;El chipset se conecta a la CPU a través de DMI&lt;/li&gt;
&lt;li&gt;Los chipsets de gama alta tienen más recursos PCIe, USB y SATA&lt;/li&gt;
&lt;li&gt;La serie Z admite overclocking de CPU, mientras que la serie B/H generalmente no lo hace&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Z790/Z690 tienen recursos de chipset más ricos y son más adecuados para placas con múltiples ranuras M.2, muchos puertos USB y múltiples tarjetas de expansión. B760/B660 son más convencionales y normalmente cubren una tarjeta gráfica, dos o tres ranuras M.2, varios puertos SATA y necesidades USB normales. H610 es mucho más limitado y está dirigido a versiones de nivel básico.&lt;/p&gt;
&lt;p&gt;Al leer una placa LGA1700, concéntrese en el origen de las ranuras M.2. Una ranura M.2 directa a la CPU suele ser mejor para la unidad del sistema operativo o una SSD de alto rendimiento. Las ranuras M.2 del lado del chipset pueden ser numerosas, pero comparten el enlace ascendente DMI.&lt;/p&gt;
&lt;h3 id=&#34;serie-lga1200400-y-500&#34;&gt;Serie LGA1200/400 y 500
&lt;/h3&gt;&lt;h4 id=&#34;referencia-rápida-del-recuento-de-recursos-2&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h4&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Z590&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;W580&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q570&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H570&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 10G x4, USB 5G x4, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B560&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x12, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H510&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x6, USB 5G x4, USB 2.0 x6, SATA x4, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z490&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, pantalla x3, N/A (CPU CML) x4&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;W480&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q470&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H470&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 10G x4, USB 5G x4, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B460&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x12, USB 5G x8, USB 2.0 x4, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H410&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x6, USB 5G x4, USB 2.0 x6, SATA x4, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;LGA1200 cubre procesadores Core de décima y undécima generación. Los conjuntos de chips típicos incluyen Z590, W580, Q570, H570, B560, H510, así como Z490, H470, B460 y H410.&lt;/p&gt;
&lt;p&gt;Esta plataforma se encuentra en la transición de PCIe 3.0 a PCIe 4.0. Con procesadores Core de 11.ª generación y placas de la serie 500, el lado de la CPU puede proporcionar PCIe 4.0. Con las plataformas 10th Gen Core y 400-series, el sistema permanece principalmente en PCIe 3.0.&lt;/p&gt;
&lt;p&gt;La estructura general es:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El lado de la CPU proporciona líneas de gráficos y salida de pantalla.&lt;/li&gt;
&lt;li&gt;Algunas combinaciones admiten almacenamiento PCIe 4.0 directo a la CPU&lt;/li&gt;
&lt;li&gt;El lado del chipset proporciona PCIe 3.0, SATA, USB y recursos del dispositivo integrado&lt;/li&gt;
&lt;li&gt;La serie Z proporciona una capacidad de asignación de carriles y overclocking más completa&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Para las actualizaciones de sistemas antiguos, lo más importante es la combinación entre la generación de CPU y el chipset. No todas las placas LGA1200 pueden utilizar PCIe 4.0 por completo y no todas las ranuras M.2 provienen de la CPU.&lt;/p&gt;
&lt;h3 id=&#34;lga115x--plataformas-anteriores&#34;&gt;LGA115X / Plataformas anteriores
&lt;/h3&gt;&lt;h4 id=&#34;referencia-rápida-del-recuento-de-recursos-3&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h4&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Z390&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q370&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 10G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H370&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 10G x4, USB 5G x4, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B365&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x8, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B360&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x12, USB 10G x4, USB 5G x2, USB 2.0 x6, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H310&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x6, USB 5G x4, USB 2.0 x6, SATA x4, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z370 / Z270&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 5G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q270&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 5G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H270&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x8, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q250&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x14, USB 5G x8, USB 2.0 x6, SATA x4, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B250&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x12, USB 5G x6, USB 2.0 x6, SATA x6, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z170&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q170&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H170&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, USB 5G x8, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Q150&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x10, USB 5G x8, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B150&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x8, USB 5G x6, USB 2.0 x6, SATA x6, GbE x1&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H110&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x6, USB 5G x4, USB 2.0 x6, SATA x4, GbE x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z97 / H97 / Z87 / H87&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x10, USB 5G x4, USB 2.0 x8, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B85&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 5G x4, USB 2.0 x8, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H81&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x6, USB 5G x2, USB 2.0 x8, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z77 / Z75 / H77&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 5G x4, USB 2.0 x10, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B75&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x16, Pantalla x3&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 5G x4, USB 2.0 x8, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Z68/H67&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x14, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;P67&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x14, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B65&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x12, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H61&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x6, USB 2.0 x10, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H57&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI 1.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x14, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;P55&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16&lt;/td&gt;
          &lt;td&gt;DMI 1.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x14, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;H55/B55&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x16, Pantalla x2&lt;/td&gt;
          &lt;td&gt;DMI 1.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x6, USB 2.0 x12, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;LGA115X abarca muchas generaciones, incluidas Z390, Q370, H370, B365, B360, H310, Z270, H270, B250, Z170, H170, B150, H110 y más.&lt;/td&gt;
          &lt;td&gt;&lt;/td&gt;
          &lt;td&gt;&lt;/td&gt;
          &lt;td&gt;&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Estas plataformas comparten varias características:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El lado de la CPU generalmente proporciona principalmente líneas de gráficos PCIe 3.0 y salida de pantalla.&lt;/li&gt;
&lt;li&gt;El almacenamiento de alta velocidad, SATA, USB, redes y muchos otros recursos dependen en gran medida del chipset PCH&lt;/li&gt;
&lt;li&gt;PCIe del lado del chipset es principalmente PCIe 3.0 o anterior&lt;/li&gt;
&lt;li&gt;Las diferencias en los conjuntos de chips provienen principalmente del recuento de carriles PCIe, el recuento de SATA, el recuento de USB y la compatibilidad con overclocking.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Los conjuntos de chips de la serie Z son adecuados para overclocking y una expansión más rica. Las piezas de la serie H/B/Q se reducen según el posicionamiento. Debido a que estas plataformas son más antiguas, la compatibilidad con M.2 y USB-C a menudo depende del diseño adicional del proveedor de la placa base, por lo que el nombre del chipset por sí solo no es suficiente.&lt;/p&gt;
&lt;h2 id=&#34;intel-hedt-y-plataformas-de-estaciones-de-trabajo&#34;&gt;Intel HEDT y plataformas de estaciones de trabajo
&lt;/h2&gt;&lt;h3 id=&#34;referencia-rápida-del-recuento-de-recursos-4&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;W790&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x112&lt;/td&gt;
          &lt;td&gt;DMI4.0x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x16, USB 10G x10, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X299&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x48&lt;/td&gt;
          &lt;td&gt;DMI 3.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x24, USB 5G x6, USB 2.0 x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X99&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x40&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 5G x4, USB 2.0 x8, SATA x8&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X79&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x40&lt;/td&gt;
          &lt;td&gt;DMI2.0x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x8, USB 2.0 x14, SATA x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X58&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x36, USB 2.0 x12, SATA x6, PCIe 1.1 x6&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;La mayor diferencia entre las plataformas Intel HEDT/estaciones de trabajo y las plataformas de consumo es la cantidad mucho mayor de carriles directos de CPU.&lt;/p&gt;
&lt;p&gt;W790 apunta a Xeon W y proporciona muchos carriles PCIe 5.0 en el lado de la CPU, junto con canales de memoria más amplios, capacidad ECC/RECC más completa y escenarios de tarjetas de expansión múltiple. Las plataformas HEDT más antiguas, como X299, dependen principalmente de una gran cantidad de carriles PCIe 3.0 directos a la CPU.&lt;/p&gt;
&lt;p&gt;La lógica de estas plataformas es:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;La CPU maneja directamente tarjetas gráficas, tarjetas de captura, tarjetas RAID, tarjetas de red de alta velocidad, múltiples dispositivos M.2/U.2 y otros dispositivos de gran ancho de banda.&lt;/li&gt;
&lt;li&gt;El chipset maneja principalmente SATA, USB, interfaces de administración y periféricos de baja velocidad.&lt;/li&gt;
&lt;li&gt;El valor de la plataforma no es &amp;ldquo;cuántos carriles tiene el chipset&amp;rdquo;, sino cuántos carriles PCIe directos puede asignar la propia CPU&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Para múltiples tarjetas de expansión o muchos SSD de alta velocidad, las plataformas HEDT/estaciones de trabajo son más cómodas que las plataformas de consumo porque no necesitan exprimir muchos dispositivos de gran ancho de banda a través del enlace ascendente del chipset.&lt;/p&gt;
&lt;h2 id=&#34;plataforma-amd-am5&#34;&gt;Plataforma AMD AM5
&lt;/h2&gt;&lt;h3 id=&#34;referencia-rápida-del-recuento-de-recursos-5&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;X870E&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, USB4/TBT x6, USB 10G x2, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x8, USB 10G x12, USB 2.0 x12, Granite Ridge/Raphael x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X870&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x20, USB4/TBT x6, USB 10G x2, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, PCIe 3.0 x4, USB 10G x6, USB 2.0 x6, Phoenix x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B850&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, PCIe 3.0 x4, USB 10G x6, USB 2.0 x6, Phoenix2 x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B840&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x10, USB 10G x2, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X670E&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x8, USB 10G x12, USB 2.0 x12&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X670&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x8, PCIe 4.0 x16, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x12, PCIe 3.0 x8, USB 10G x12, USB 2.0 x12&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B650E&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, PCIe 3.0 x4, USB 10G x6, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B650&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x4, PCIe 4.0 x20, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, PCIe 3.0 x4, USB 10G x6, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;A620&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x8, USB 10G x2, USB 5G x2, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;A620A&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x24, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x8, USB 10G x2, USB 5G x2, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;PRO 665&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x4, PCIe 4.0 x20, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, PCIe 3.0 x4, USB 10G x6, USB 2.0 x6&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;PRO 600&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x28, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Los conjuntos de chips AMD AM5 típicos incluyen X870E, X870, B850, B840 y los anteriores X670E, X670, B650E, B650 y A620.&lt;/p&gt;
&lt;p&gt;AM5 tiene varias características claras:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El lado de la CPU proporciona líneas PCIe para gráficos&lt;/li&gt;
&lt;li&gt;El lado de la CPU proporciona carriles M.2 de alta velocidad&lt;/li&gt;
&lt;li&gt;El lado de la CPU también integra algunos recursos USB, salida de pantalla y enlace de chipset&lt;/li&gt;
&lt;li&gt;Las plataformas E-suffix de gama alta enfatizan la compatibilidad con PCIe 5.0 para gráficos o almacenamiento&lt;/li&gt;
&lt;li&gt;El chipset continúa ampliando los recursos PCIe, SATA, USB y del dispositivo integrado.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Las plataformas de alta gama, como X870E/X670E, suelen tener más recursos de alta velocidad y se adaptan mejor a múltiples dispositivos M.2, más puertos USB4/USB-C y tarjetas gráficas de alta gama. X870/X670 mantienen una fuerte capacidad de expansión, pero pueden estar más restringidos en la asignación de PCIe 5.0. B850/B650 se dirigen a versiones convencionales, generalmente con una ranura para gráficos, una o más ranuras M.2 e interfaces de expansión del lado del chipset. A620/B840 son de nivel básico y reducen el número de carriles y la capacidad de overclocking.&lt;/p&gt;
&lt;p&gt;Al leer placas AM5, lo más importante es identificar dónde está asignado PCIe 5.0: a la ranura de gráficos, a M.2 o a ambas. Incluso con el mismo nombre de chipset, los proveedores de placas base pueden asignar carriles de manera diferente.&lt;/p&gt;
&lt;h2 id=&#34;plataforma-amd-am4&#34;&gt;Plataforma AMD AM4
&lt;/h2&gt;&lt;h3 id=&#34;referencia-rápida-del-recuento-de-recursos-6&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;X570(S)&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, USB 10G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, USB 10G x8, USB 2.0 x4, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B550&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x20, USB 10G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x10, USB 10G x2, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;A520&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 10G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x6, USB 10G x1, USB 5G x2, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;X470 / X370&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4, PCIe 2.0 x8, USB 10G x2, USB 5G x6, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;B450/B350&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x2, PCIe 2.0 x6, USB 10G x2, USB 5G x2, USB 2.0 x6, SATA x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;A320&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x20, USB 5G x4, Pantalla x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 2.0 x4, USB 10G x1, USB 5G x2, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;AM4 tuvo una vida muy larga. Los conjuntos de chips típicos incluyen X570/X570S, B550, A520 y X470, B450, X370, B350, A320 y más.&lt;/p&gt;
&lt;p&gt;AM4 se puede entender así:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;La CPU proporciona líneas de gráficos, algunos USB, salida de pantalla y líneas de almacenamiento directo.&lt;/li&gt;
&lt;li&gt;X570 es la generación más sólida en capacidad de expansión, con recursos PCIe de mayor especificación también en el lado del chipset&lt;/li&gt;
&lt;li&gt;B550 puede tener PCIe 4.0 en el lado de la CPU, pero el lado del chipset suele parecerse más a una expansión PCIe 3.0&lt;/li&gt;
&lt;li&gt;Los conjuntos de chips básicos, como el A520/A320, cubren principalmente las necesidades básicas de PCIe, SATA y USB.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Las plataformas AM4 varían mucho. Una placa base X570 de gama alta y una placa A320 de nivel básico no están en la misma clase, aunque ambas son AM4. Al leer plataformas más antiguas, verifique también si la CPU tiene gráficos integrados, si el BIOS de la placa base es compatible con la CPU de destino y cómo se asignan realmente los recursos M.2/PCIe.&lt;/p&gt;
&lt;h2 id=&#34;plataforma-amd-threadripper&#34;&gt;Plataforma AMD Threadripper
&lt;/h2&gt;&lt;h3 id=&#34;referencia-rápida-del-recuento-de-recursos-7&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;X399&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x60, USB 5G x8&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x4, PCIe 2.0 x8, USB 10G x2, USB 5G x6, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;TRX40&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x56, USB 10G x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, USB 10G x8, USB 2.0 x4, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;WRX80&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x120, USB 10G x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x16, USB 10G x8, USB 2.0 x4, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;TRX50&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x48, PCIe 4.0 x28, USB 10G x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, USB 20G x1, USB 10G x4, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;WRX90&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x124, PCIe 3.0 x8, USB 10G x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x4&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x8, USB 20G x1, USB 10G x4, USB 2.0 x6, SATA x4&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Las plataformas Threadripper incluyen X399, TRX40, WRX80, TRX50, WRX90 y otras etapas.&lt;/p&gt;
&lt;p&gt;Su mayor diferencia con respecto a AM4/AM5 es la enorme cantidad de recursos directos de la CPU. Los primeros X399 ya estaban dirigidos a múltiples tarjetas gráficas, muchos dispositivos NVMe y múltiples tarjetas de expansión. TRX40 luego reforzó PCIe 4.0. WRX80/WRX90 están más orientados a estaciones de trabajo, admiten más canales de memoria, ECC/RECC y grandes cantidades de expansión profesional.&lt;/p&gt;
&lt;p&gt;Este tipo de plataforma se puede resumir en:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;La CPU proporciona muchas líneas PCIe que conectan directamente tarjetas gráficas, SSD, tarjetas de red, tarjetas capturadoras y controladores profesionales.&lt;/li&gt;
&lt;li&gt;El chipset maneja USB, SATA, E/S de baja velocidad y alguna expansión suplementaria&lt;/li&gt;
&lt;li&gt;Los modelos de estaciones de trabajo de alta gama se preocupan más por los canales de memoria, ECC, la capacidad de administración y el uso paralelo de muchos dispositivos.&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;La pregunta clave para una placa Threadripper no es simplemente &amp;ldquo;¿puede conectar muchos dispositivos?&amp;rdquo;, sino cómo se agrupan esos dispositivos, qué ranuras comparten carriles, qué dispositivos M.2/U.2 provienen de la CPU y qué controladores cuelgan del chipset.&lt;/p&gt;
&lt;h2 id=&#34;plataforma-amd-epyc&#34;&gt;Plataforma AMD EPYC
&lt;/h2&gt;&lt;h3 id=&#34;referencia-rápida-del-recuento-de-recursos-8&#34;&gt;Referencia rápida del recuento de recursos
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Conjunto de chips/Plataforma&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado de la CPU&lt;/th&gt;
          &lt;th&gt;Upstream/Interconexión&lt;/th&gt;
          &lt;th&gt;Principales recursos del lado del chipset&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;7001&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x128, USB 5G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7002&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x128, PCIe 2.0 x2, USB 5G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7003&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x128, PCIe 2.0 x2, USB 10G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;4004/4005&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x28, USB 10G x4, USB 2.0 x1, Pantalla x1&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;4004/4005 con conjunto de chips x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;8004&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x96, PCIe 3.0 x8, USB 5G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9004&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x128, PCIe 3.0 x8, USB 5G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9005&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x128, PCIe 3.0 x8, USB 5G x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7001 2P&lt;/td&gt;
          &lt;td&gt;PCIe 3.0 x64, USB 5G x4, Infinity Fabric x64&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7001 2P&lt;/td&gt;
          &lt;td&gt;1x4, 10x4, 11x4, 12x4, 13x4, 14x4, 15x4, 16x4, 17x4, 18x4, 19x4, 2x4, 20x4, 21x4, 22x4, 23x4, 24x4, 25x4, 26x4, 27 x4, 28 x4, 29 x4, 3 x4, 30 x4, 31 x4, 32 x4, 33 x4, 4 x4, 5 x4, 6 x4, 7 x4, 8 x4, 9 x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;34x2&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7002 2P&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x80, PCIe 2.0 x2, USB 5G x4, Infinity Fabric x48&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7002 2P&lt;/td&gt;
          &lt;td&gt;1x4, 10x4, 11x4, 12x4, 13x4, 14x4, 15x4, 16x4, 17x4, 18x4, 19x4, 2x4, 20x4, 21x4, 22x4, 23x4, 24x4, 25x4, 26x4, 27 x4, 28 x4, 29 x4, 3 x4, 30 x4, 31 x4, 32 x4, 33 x4, 34 x2, 4 x4, 5 x4, 6 x4, 7 x4, 8 x4, 9 x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7003 2P&lt;/td&gt;
          &lt;td&gt;PCIe 4.0 x80, PCIe 2.0 x2, USB 10G x4, Infinity Fabric x48&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7003 2P&lt;/td&gt;
          &lt;td&gt;1x4, 10x4, 11x4, 12x4, 13x4, 14x4, 15x4, 16x4, 17x4, 18x4, 19x4, 2x4, 20x4, 21x4, 22x4, 23x4, 24x4, 25x4, 26x4, 27 x4, 28 x4, 29 x4, 3 x4, 30 x4, 31 x4, 32 x4, 33 x4, 34 x2, 4 x4, 5 x4, 6 x4, 7 x4, 8 x4, 9 x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;34x2, 35x4&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9004 2P&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x80, PCIe 3.0 x8, USB 5G x4, Infinity Fabric x48&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9004 2P&lt;/td&gt;
          &lt;td&gt;1x4, 10x4, 11x4, 12x4, 13x4, 14x4, 15x4, 16x4, 17x4, 18x4, 19x4, 2x4, 20x4, 21x4, 22x4, 23x4, 24x4, 25x4, 26x4, 27 x4, 28 x4, 29 x4, 3 x4, 30 x4, 31 x4, 32 x4, 33 x4, 34 x4, 35 x4, 4 x4, 5 x4, 6 x4, 7 x4, 8 x4, 9 x4&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9005 2P&lt;/td&gt;
          &lt;td&gt;PCIe 5.0 x80, PCIe 3.0 x8, USB 5G x4, Infinity Fabric x48&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
          &lt;td&gt;-&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Las plataformas EPYC se dividen en configuraciones de un solo socket y de dos sockets. La tabla incluye generaciones como 7001, 7002, 7003, 9004 y 9005.&lt;/p&gt;
&lt;p&gt;EPYC es completamente diferente de las plataformas de consumo. No está diseñado en torno a &amp;ldquo;un chipset que expande muchos periféricos&amp;rdquo;, sino en torno a los grandes recursos de E/S de las CPU de los servidores.&lt;/p&gt;
&lt;p&gt;Una plataforma EPYC de un solo socket suele tener:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Una gran cantidad de carriles PCIe directos a la CPU&lt;/li&gt;
&lt;li&gt;Múltiples complejos raíz PCIe o grupos de recursos&lt;/li&gt;
&lt;li&gt;Capacidad de conexión directa para tarjetas de red, dispositivos NVMe, GPU, aceleradores y tarjetas RAID&lt;/li&gt;
&lt;li&gt;Menos dependencia de un PCH de consumo tradicional&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Las plataformas EPYC de doble socket también incluyen enlaces Infinity Fabric entre CPU. Algunos carriles deben usarse para la interconexión de CPU a CPU, por lo que no todos los carriles físicos se pueden asignar libremente a dispositivos externos como en un sistema de un solo socket.&lt;/p&gt;
&lt;p&gt;Para plataformas de dos enchufes, céntrese en:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;De qué ranuras PCIe y dispositivos es responsable cada CPU&lt;/li&gt;
&lt;li&gt;Qué carriles se utilizan para la interconexión de CPU a CPU&lt;/li&gt;
&lt;li&gt;Si se accede a los dispositivos a través de CPU&lt;/li&gt;
&lt;li&gt;Cómo la placa base asigna recursos NVMe, de red y de acelerador&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;La configuración del carril de la plataforma del servidor se parece más a un diagrama de topología del sistema que a una hoja de especificaciones de una placa base normal. Para servidores de almacenamiento, servidores GPU y hosts de virtualización, estas asignaciones afectan directamente el ancho de banda, la latencia y las rutas de acceso NUMA.&lt;/p&gt;
&lt;h2 id=&#34;cómo-leer-diagramas-de-carriles-horizontales&#34;&gt;Cómo leer diagramas de carriles horizontales
&lt;/h2&gt;&lt;p&gt;La hoja de cálculo original también incluye diagramas de carriles horizontales para las series Intel 700 y AMD 800. Estos diagramas convierten recuentos abstractos de carriles en uso concreto por carril.&lt;/p&gt;
&lt;p&gt;Léalos en este orden:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Primero observe la conexión entre la CPU y el chipset, como DMI o PCIe&lt;/li&gt;
&lt;li&gt;Luego observe cómo se asignan los carriles PCIe del lado de la CPU a los gráficos, M.2 o USB4.&lt;/li&gt;
&lt;li&gt;Luego, observe cómo se organizan PCIe, SATA, USB, redes por cable, redes inalámbricas y otros recursos del lado del chipset.&lt;/li&gt;
&lt;li&gt;Finalmente verifique qué carriles están multiplexados o degradados
Estos diagramas son más intuitivos que las tablas de especificaciones ordinarias porque explican por qué una interfaz puede reducir o desactivar otra.&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;en-qué-centrarse-al-elegir-una-placa-base&#34;&gt;En qué centrarse al elegir una placa base
&lt;/h2&gt;&lt;p&gt;El objetivo de leer la configuración del carril del chipset es juzgar si una placa base se ajusta a la combinación de su dispositivo.&lt;/p&gt;
&lt;p&gt;Para una PC de oficina o de juegos normal, concéntrese en la ranura para gráficos, una ranura M.2 de alta velocidad, suficientes puertos USB y redes. Los chipsets de la serie B o de gama media suelen ser suficientes.&lt;/p&gt;
&lt;p&gt;Para múltiples SSD, múltiples tarjetas de expansión, tarjetas de captura, redes 10G o dispositivos externos de alta velocidad, concéntrese en el recuento de carriles directos de la CPU, el ancho de banda ascendente del chipset y si las ranuras M.2 comparten recursos con las ranuras PCIe.&lt;/p&gt;
&lt;p&gt;Para estaciones de trabajo o servidores, priorice el recuento de PCIe directo de la CPU, los canales de memoria, la compatibilidad con ECC, la topología NUMA, la interconexión de doble socket y la asignación de ranuras de la placa base en lugar de solo el nombre del chipset.&lt;/p&gt;
&lt;h2 id=&#34;pensamiento-final&#34;&gt;Pensamiento final
&lt;/h2&gt;&lt;p&gt;Un chipset no es un chip aislado. Es un esquema de asignación de E/S.&lt;/p&gt;
&lt;p&gt;Para las plataformas de consumo, la atención se centra en los dispositivos de alta velocidad directos a la CPU más las E/S diarias proporcionadas por el chipset. Para HEDT y plataformas de estaciones de trabajo, la atención se centra en la gran cantidad de carriles directos proporcionados por la propia CPU. Para plataformas de servidor, la interconexión PCIe, memoria y CPU debe considerarse como una topología completa.&lt;/p&gt;
&lt;p&gt;Entonces, al juzgar la capacidad de expansión de una placa base, no cuente sólo las interfaces. También debe verificar si esas interfaces provienen de la CPU o del chipset, si comparten carriles y si se afectarán entre sí cuando el sistema esté completamente poblado.&lt;/p&gt;
</description>
        </item>
        <item>
        <title>C贸mo la gu铆a de dise帽o ATX 3.0 de Intel clasifica los conectores de alimentaci贸n auxiliar PCIe para GPU</title>
        <link>https://knightli.com/es/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/</link>
        <pubDate>Thu, 23 Apr 2026 22:22:49 +0800</pubDate>
        
        <guid>https://knightli.com/es/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/</guid>
        <description>&lt;p&gt;En la &lt;code&gt;ATX Version 3 Multi Rail Desktop Platform Power Supply Design Guide 2.1a&lt;/code&gt;, Intel agrupa los conectores de alimentación auxiliares utilizados por dispositivos &lt;code&gt;PCI Express Add-in Card&lt;/code&gt; en tres categorías:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;PCIe 2x3&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PCIe 2x4&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;En la práctica, la &lt;code&gt;Add-in Card&lt;/code&gt; más común aquí es una tarjeta gráfica discreta. El documento también aclara que estos tipos de conector cubren un rango de potencia desde &lt;code&gt;75W&lt;/code&gt; hasta &lt;code&gt;600W&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;1-la-versión-corta-primero&#34;&gt;1. La versión corta primero
&lt;/h2&gt;&lt;p&gt;Si solo deseas la distinción clave, puedes pensar en ellos de esta manera:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;2x3&lt;/code&gt; corresponde al familiar &lt;code&gt;6-pin&lt;/code&gt; de GPU, con una clasificación de &lt;code&gt;75W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;2x4&lt;/code&gt; corresponde al común &lt;code&gt;8-pin&lt;/code&gt; de GPU, clasificado para &lt;code&gt;150W&lt;/code&gt;, y compatible hacia atrás con &lt;code&gt;2x3&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt; es el conector GPU más nuevo de alta potencia, con soporte de hasta &lt;code&gt;600W&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;La verdadera línea divisoria no es solo la potencia, sino también esto:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;2x3 / 2x4&lt;/code&gt; aún siguen el enfoque tradicional de alimentación auxiliar&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt; integra la entrega de alta potencia, la detección de estado de inserción y la señalización de banda lateral en el estándar mismo&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;2-pcie-2x3-el-viejo-conector-de-6-pines-definido-aquí-como-75w&#34;&gt;2. &lt;code&gt;PCIe 2x3&lt;/code&gt;: el viejo conector de 6 pines, definido aquí como &lt;code&gt;75W&lt;/code&gt;
&lt;/h2&gt;&lt;p&gt;En esta página, Intel define el &lt;code&gt;2x3 Auxiliary Power Connector&lt;/code&gt; como un conector de alimentación auxiliar que puede suministrar &lt;code&gt;75W&lt;/code&gt; para una tarjeta PCIe.&lt;/p&gt;
&lt;p&gt;Los detalles clave incluyen:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El objetivo de diseño es &lt;code&gt;75W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;El valor máximo nominal es &lt;code&gt;8.0A/pin&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;El calibre de cable listado es &lt;code&gt;18 AWG&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Un pin &lt;code&gt;Sense&lt;/code&gt; debe estar conectado a tierra para que la tarjeta gráfica pueda detectar si está conectado un cable de alimentación auxiliar &lt;code&gt;2x3&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Si lo se mapea a la terminología moderna de construcción de PCs, esto es esencialmente el familiar conector auxiliar de alimentación &lt;code&gt;6-pin&lt;/code&gt; de la GPU.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;3-pcie-2x4-8-pin-150w-y-retrocompatible-con-2x3&#34;&gt;3. PCIe 2x4: 8-pin, 150W, y retrocompatible con 2x3
&lt;/h2&gt;&lt;p&gt;El conector de alimentación auxiliar 2x4 se corresponde con el conector 8-pin de GPU más común, e Intel le asigna un nivel de potencia objetivo de 150W.&lt;/p&gt;
&lt;p&gt;Aquí hay dos puntos de diseño especialmente importantes:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Un receptáculo 2x4 en la placa puede aceptar tanto un plug 2x4 como un plug 2x3&lt;/li&gt;
&lt;li&gt;La tarjeta gráfica utiliza SENSE0 y SENSE1 para identificar qué tipo de cable está realmente conectado&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Intel proporciona la siguiente lógica de detección:&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;&lt;code&gt;SENSE1&lt;/code&gt;&lt;/th&gt;
          &lt;th&gt;&lt;code&gt;SENSE0&lt;/code&gt;&lt;/th&gt;
          &lt;th&gt;Meaning&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Se inserta un plug 2x4, por lo que la tarjeta gráfica puede extraer 150W del conector auxiliar&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Se inserta un plug 2x3, por lo que la tarjeta gráfica puede extraer solo 75W&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;Reservado&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;No hay cable de alimentación auxiliar conectado&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;Por lo tanto, un 8-pin en la placa no es simplemente &amp;ldquo;un 6-pin con dos pines extra.&amp;rdquo; También transporta la lógica de identificación de potencia.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;4-12v-2x6-el-nuevo-conector-de-alta-potencia-hasta-600w&#34;&gt;4. &lt;code&gt;12V-2x6&lt;/code&gt;: el nuevo conector de alta potencia, hasta &lt;code&gt;600W&lt;/code&gt;
&lt;/h2&gt;&lt;p&gt;Con &lt;code&gt;12V-2x6&lt;/code&gt;, el posicionamiento cambia por completo. Intel lo define directamente como un conector de alimentación &lt;code&gt;12V&lt;/code&gt; para tarjetas PCIe add-in que pueden suministrar hasta &lt;code&gt;600W&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;Los puntos principales en el documento incluyen:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt; no es compatible con &lt;code&gt;2x3&lt;/code&gt; ni con &lt;code&gt;2x4&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Su paso de contactos de alimentación principal es de &lt;code&gt;3.0 mm&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;El paso de contacto de &lt;code&gt;2x3&lt;/code&gt; y &lt;code&gt;2x4&lt;/code&gt; es mayor, de &lt;code&gt;4.2 mm&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Este conector utiliza &lt;code&gt;12&lt;/code&gt; contactos grandes para la entrega de energía, además de &lt;code&gt;4&lt;/code&gt; contactos más pequeños para señales de banda lateral&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Sus requisitos de cable también son más estrictos que los de los conectores antiguos:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Los cables de alimentación y tierra utilizan &lt;code&gt;16 AWG&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Todos los &lt;code&gt;12&lt;/code&gt; pines de alimentación principales deben estar totalmente cableados, sin conductores faltantes&lt;/li&gt;
&lt;li&gt;Los cables de señales de banda lateral utilizan &lt;code&gt;28 AWG&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Los pines de alimentación principales están clasificados en &lt;code&gt;9.2A/pin&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;El documento también requiere una marca &lt;code&gt;H++&lt;/code&gt; en el cuerpo del conector para indicar soporte para &lt;code&gt;9.2A/pin&lt;/code&gt; o superior.&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-3-12v-2x6-cable-plug.png&#34;
	width=&#34;1158&#34;
	height=&#34;524&#34;
	srcset=&#34;https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-3-12v-2x6-cable-plug_hu_d23708520107a09e.png 480w, https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-3-12v-2x6-cable-plug_hu_a33383aa87168a3.png 1024w&#34;
	loading=&#34;lazy&#34;
	
		alt=&#34;12V-2x6 Cable Plug in the Intel document&#34;
	
	
		class=&#34;gallery-image&#34; 
		data-flex-grow=&#34;220&#34;
		data-flex-basis=&#34;530px&#34;
	
&gt;&lt;/p&gt;
&lt;p&gt;La imagen anterior es la &lt;code&gt;Figure 5-3&lt;/code&gt; en la página de Intel, correspondiente al &lt;code&gt;12V-2x6 Cable Plug Connector&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-5-12v-2x6-pcb-header.png&#34;
	width=&#34;640&#34;
	height=&#34;525&#34;
	srcset=&#34;https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-5-12v-2x6-pcb-header_hu_e5e92978e440cc9d.png 480w, https://knightli.com/2026/04/23/intel-atx-3-pcie-gpu-aux-power-connectors/figure-5-5-12v-2x6-pcb-header_hu_7b1a20b0ab158aa5.png 1024w&#34;
	loading=&#34;lazy&#34;
	
		alt=&#34;12V-2x6 PCB Header in the Intel document&#34;
	
	
		class=&#34;gallery-image&#34; 
		data-flex-grow=&#34;121&#34;
		data-flex-basis=&#34;292px&#34;
	
&gt;&lt;/p&gt;
&lt;p&gt;Esta es la &lt;code&gt;Figure 5-5&lt;/code&gt;, correspondiente al &lt;code&gt;12V-2x6 PCB Header&lt;/code&gt;. Al observar los dos diagramas juntos, es mucho más fácil ver que esta ya no es la forma tradicional de conector &lt;code&gt;6-pin/8-pin&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;5-por-qué-12v-2x6-no-es-lo-mismo-que-el-antiguo-12vhpwr&#34;&gt;5. Por qué &lt;code&gt;12V-2x6&lt;/code&gt; no es lo mismo que el antiguo &lt;code&gt;12VHPWR&lt;/code&gt;
&lt;/h2&gt;&lt;p&gt;Intel incluye una sección dedicada en esta guía llamada &lt;code&gt;12V-2x6 vs. 12VHPWR&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;Su conclusión es muy clara:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El antiguo &lt;code&gt;12VHPWR&lt;/code&gt; ha sido obsoleto&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PCIe CEM 5.1&lt;/code&gt; cambió a &lt;code&gt;12V-2x6&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Los dos parecen ampliamente similares, pero el conector más nuevo añade varias mejoras de fiabilidad&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Los cambios fundamentales se dividen principalmente en dos grupos.&lt;/p&gt;
&lt;p&gt;El primero es la estructura mecánica:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Los pines de alimentación principales son más largos&lt;/li&gt;
&lt;li&gt;Los pines de banda lateral son más cortos&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;El objetivo es que los pines de alimentación principales hagan contacto primero y rompan el contacto al final, mientras que las señales de banda lateral solo se conectan después de que los pines de alimentación principales hayan sido insertados lo suficientemente profundamente.&lt;/p&gt;
&lt;p&gt;El segundo grupo es la lógica actualizada de &lt;code&gt;SENSE0 / SENSE1&lt;/code&gt;:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El nivel de &lt;code&gt;150W&lt;/code&gt; ahora requiere que &lt;code&gt;SENSE0&lt;/code&gt; y &lt;code&gt;SENSE1&lt;/code&gt; estén cortocircuitados juntos&lt;/li&gt;
&lt;li&gt;Cuando ambas señales están en el estado &lt;code&gt;Open-Open&lt;/code&gt;, la nueva especificación lo define como &lt;code&gt;0W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;En otras palabras, si el enchufe no está completamente insertado, o no está insertado en absoluto, una tarjeta gráfica compatible no debe extraer energía de ese cable&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Esa es también una de las razones por las que &lt;code&gt;12V-2x6&lt;/code&gt; se considera más conservador y más robusto que el antiguo &lt;code&gt;12VHPWR&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;6-qué-hacen-las-cuatro-señales-de-banda-lateral-sideband-de-12v-2x6&#34;&gt;6. ¿Qué hacen las cuatro señales de banda lateral (sideband) de &lt;code&gt;12V-2x6&lt;/code&gt;?
&lt;/h2&gt;&lt;p&gt;En la página de señales de banda lateral, Intel define cuatro señales para &lt;code&gt;12V-2x6&lt;/code&gt;:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;SENSE0&lt;/code&gt;, requerido&lt;/li&gt;
&lt;li&gt;&lt;code&gt;SENSE1&lt;/code&gt;, requerido&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CARD_PWR_STABLE&lt;/code&gt;, opcional&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CARD_CBL_PRES#&lt;/code&gt;, requerido en el lado de la tarjeta gráfica y opcional en el lado de la fuente de alimentación&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;1-sense0--sense1&#34;&gt;1. &lt;code&gt;SENSE0 / SENSE1&lt;/code&gt;
&lt;/h3&gt;&lt;p&gt;Estas dos señales le indican a la tarjeta gráfica qué nivel de potencia permiten actualmente el cable y la fuente de alimentación.&lt;/p&gt;
&lt;p&gt;Intel proporciona la siguiente tabla de potencia:&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;&lt;code&gt;SENSE0&lt;/code&gt;&lt;/th&gt;
          &lt;th&gt;&lt;code&gt;SENSE1&lt;/code&gt;&lt;/th&gt;
          &lt;th style=&#34;text-align: right&#34;&gt;Potencia inicial permitida al inicio&lt;/th&gt;
          &lt;th style=&#34;text-align: right&#34;&gt;Potencia máxima sostenida después de la configuración de software&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;375W&lt;/code&gt;&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;600W&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;225W&lt;/code&gt;&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;450W&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Ground&lt;/td&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;150W&lt;/code&gt;&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;300W&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Short&lt;/td&gt;
          &lt;td&gt;Short&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;100W&lt;/code&gt;&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;150W&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td&gt;Open&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;0W&lt;/code&gt;&lt;/td&gt;
          &lt;td style=&#34;text-align: right&#34;&gt;&lt;code&gt;0W&lt;/code&gt;&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;La clave no es memorizar la tabla, sino entender esto: &lt;code&gt;12V-2x6&lt;/code&gt; ya no es solo un conector binario de &amp;ldquo;potencia/sin potencia&amp;rdquo;. A través de señales de banda lateral, codifica explícitamente múltiples niveles de potencia para la tarjeta gráfica.&lt;/p&gt;
&lt;h3 id=&#34;2-card_pwr_stable&#34;&gt;2. &lt;code&gt;CARD_PWR_STABLE&lt;/code&gt;
&lt;/h3&gt;&lt;p&gt;Esta es una señal opcional y se comporta mucho como una versión de retroalimentación para la tarjeta gráfica de &lt;code&gt;Power Good&lt;/code&gt;.&lt;/p&gt;
&lt;p&gt;Intel la define de la siguiente manera:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Cuando los rieles de potencia crítica locales de la tarjeta gráfica están dentro del rango normal, esta señal permanece abierta/de alta impedancia&lt;/li&gt;
&lt;li&gt;Cuando la tarjeta gráfica detecta que esos rieles críticos locales están fuera de rango, activa la señal a nivel bajo&lt;/li&gt;
&lt;li&gt;Si esta señal se implementa, el lado de la fuente de alimentación debe elevarla a &lt;code&gt;+3.3V&lt;/code&gt; a través de &lt;code&gt;4.7 kOhm&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;En pocas palabras, le proporciona a la fuente de alimentación una entrada adicional de detección de fallas.&lt;/p&gt;
&lt;h3 id=&#34;3-card_cbl_pres&#34;&gt;3. &lt;code&gt;CARD_CBL_PRES#&lt;/code&gt;
&lt;/h3&gt;&lt;p&gt;Esta señal se trata más de la detección de conexión:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Permite a la fuente de alimentación saber que el cable &lt;code&gt;12V-2x6&lt;/code&gt; está realmente conectado a la tarjeta gráfica y está asentado correctamente&lt;/li&gt;
&lt;li&gt;En una configuración modular de fuente de alimentación, también puede ayudar a confirmar si el cable &lt;code&gt;12V-2x6&lt;/code&gt; del lado de la PSU está completamente insertado&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Intel también señala específicamente que:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;El lado de la tarjeta gráfica debe implementar la lógica básica para esta señal&lt;/li&gt;
&lt;li&gt;El lado de la tarjeta gráfica debe tirarla a tierra a través de &lt;code&gt;4.7 kOhm&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Monitorear esta señal en el lado de la fuente de alimentación es opcional&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;No se utiliza para determinar el nivel de potencia permitido. Ese papel todavía pertenece a &lt;code&gt;SENSE0 / SENSE1&lt;/code&gt;.&lt;/p&gt;
&lt;h2 id=&#34;7-cómo-pensar-la-relación-entre-estas-tres-generaciones-de-conectores&#34;&gt;7. Cómo pensar la relación entre estas tres generaciones de conectores
&lt;/h2&gt;&lt;p&gt;Desde una perspectiva de PC-building y reconocimiento de conectores, se pueden simplificar en tres generaciones:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;2x3&lt;/code&gt;: el antiguo &lt;code&gt;6-pin&lt;/code&gt;, típicamente posicionado a &lt;code&gt;75W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;2x4&lt;/code&gt;: el antiguo &lt;code&gt;8-pin&lt;/code&gt;, típicamente posicionado a &lt;code&gt;150W&lt;/code&gt;, y compatible con &lt;code&gt;2x3&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt;: el nuevo conector de alta potencia, hasta &lt;code&gt;600W&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Yendo un paso más allá:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;2x3 / 2x4&lt;/code&gt; siguen siguiendo el modelo tradicional de conector de alimentación auxiliar&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt; estandariza la entrega de alta potencia, el estado de inserción y la comunicación sideband de forma conjunta&lt;/li&gt;
&lt;li&gt;El objetivo de &lt;code&gt;12V-2x6&lt;/code&gt; no es solo una potencia más alta, sino también una detección de inserción más estricta y una codificación de estado de energía más clara&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;resumen&#34;&gt;Resumen
&lt;/h2&gt;&lt;p&gt;Según la guía de diseño &lt;code&gt;ATX 3.0&lt;/code&gt; de Intel, los conectores de alimentación auxiliar PCIe para tarjetas gráficas ya están divididos muy claramente en tres niveles:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;2x3&lt;/code&gt; corresponde a &lt;code&gt;75W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;2x4&lt;/code&gt; corresponde a &lt;code&gt;150W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;12V-2x6&lt;/code&gt; está destinado a hasta &lt;code&gt;600W&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Y la verdadera diferencia entre &lt;code&gt;12V-2x6&lt;/code&gt; y el antiguo &lt;code&gt;12VHPWR&lt;/code&gt; no es solo el nombre o la apariencia, sino también:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Estructura mecánica actualizada para los pines de alimentación principales y los pines de banda lateral&lt;/li&gt;
&lt;li&gt;Reglas de codificación &lt;code&gt;SENSE0 / SENSE1&lt;/code&gt; revisadas&lt;/li&gt;
&lt;li&gt;La adición del estado más conservador &lt;code&gt;Open-Open = 0W&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Manejo más completo de la conexión y el estado de alimentación a través de &lt;code&gt;CARD_PWR_STABLE&lt;/code&gt; y &lt;code&gt;CARD_CBL_PRES#&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;Si estás investigando tarjetas gráficas de alto consumo, cables modulares de PSU o simplemente intentando entender la relación entre &lt;code&gt;6-pin&lt;/code&gt;, &lt;code&gt;8-pin&lt;/code&gt; y &lt;code&gt;12V-2x6&lt;/code&gt;, la guía de diseño oficial de Intel ya expone el marco de manera bastante clara.&lt;/p&gt;
&lt;p&gt;false&lt;/p&gt;
&lt;h2 id=&#34;enlaces-de-referencia&#34;&gt;Enlaces de Referencia
&lt;/h2&gt;&lt;ul&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;PCI-Express (PCIe*) Add-in Card Connectors (Recommended)&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/pci-express-pcie-add-in-card-connectors-recommended/&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;PCIe* Add-in Card 12V-2x6 Auxiliary Power Connector Sideband Signals&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/pcie-add-in-card-12v-2x6-auxiliary-power-connector-sideband-signals/&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;SENSE0 &amp;amp; SENSE1 (Required)&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/sense0-amp-sense1-required/&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;CARD_PWR_STABLE (Optional)&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/card-pwr-stable-optional/&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;CARD_CBL_PRES# (Optional in Power Supply)&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/card-cbl-pres-optional-in-power-supply/&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;Intel EDC: &lt;code&gt;Sideband Signals DC Specifications (Required)&lt;/code&gt;
&lt;code&gt;https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/client/platforms/alder-lake-desktop/atx-version-3-0-multi-rail-desktop-platform-power-supply-design-guide/2.1a/sideband-signals-dc-specifications-required/&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
</description>
        </item>
        
    </channel>
</rss>
