ハードウェア設計 on KnightLiブログ

NCP45521 ロードスイッチの動作原理

Mon, 04 May 2026 06:49:33 +0800

NCP45521 は onsemi の制御型ロードスイッチです。実用上は、ロジック信号で制御できるハイサイド電子スイッチと考えると分かりやすいです。特定のモジュールを使うときだけ電源を接続し、不要なときは完全に切り離すことで、待機電力の低減、電源シーケンス制御、大容量コンデンサ負荷による突入電流の抑制に使われます。

ディスクリート MOSFET でハイサイドスイッチを組む場合と比べると、NCP45521 はパワー MOSFET、ゲートドライバ、チャージポンプ、ソフトスタート、出力放電、保護ロジックを小さなパッケージにまとめています。外付け回路が簡単になり、電源投入時の波形も予測しやすくなります。

内部の中心：N チャネル MOSFET

NCP45521 には低オン抵抗の N チャネル MOSFET が内蔵されています。ハイサイド側で動作し、電流は VIN から VOUT へ流れ、その先の負荷に供給されます。

重要なのは、N チャネル MOSFET をハイサイドスイッチとして使う場合、ゲート電圧をソース電圧より高く持ち上げる必要があることです。通常の GPIO だけではこれを直接実現できません。そのため、チップ内部にチャージポンプとゲートドライバがあり、MOSFET を確実にオンにします。

完全に導通すると、負荷側の電圧は入力電圧に近くなります。電圧降下は主に RDS(on) と負荷電流で決まります。

`1`	`Vdrop = Iload * RDS(on)`

たとえば負荷電流が大きいほど、またはオン抵抗が高いほど、チップ上の電圧降下と発熱は大きくなります。実際の設計では、入力電圧、連続電流、パッケージの熱条件、周囲温度を合わせて確認し、最大電流の表記だけで判断しないほうが安全です。

ソフトスタートとスルーレート制御

ロードスイッチの重要な役割の一つは、電源投入速度を制御することです。

大きな入力コンデンサを持つモジュールに電源を直接接続すると、接続直後のコンデンサはほぼ短絡のように見えます。その結果、大きな突入電流が流れ、入力電圧の低下、システムリセット、コネクタや電源 IC の損傷につながることがあります。

NCP45521 では、内部ドライバが MOSFET のゲート電圧を徐々に上げることで、VOUT が制御された傾きで上昇します。これにより後段のコンデンサが穏やかに充電され、起動瞬間の電流ピークを抑えられます。

この動作は一般に次のように呼ばれます。

ソフトスタート：出力電圧をゆっくり立ち上げる。
スルーレート制御：出力電圧の立ち上がり傾きを制御する。
突入電流制限：大容量負荷で入力電源を引き下げないようにする。

後段の入力容量が大きい場合や、前段の電源能力に余裕が少ない場合、ロードスイッチのソフトスタート機能はかなり有効です。

EN ピン制御

NCP45521 は EN ピンでスイッチ状態を制御します。注文型番によってイネーブル極性が異なる場合があり、アクティブハイ版とアクティブロー版があるため、設計時は具体的な型番をデータシートで確認する必要があります。

アクティブハイ版を例にすると、動作は次のようになります。

1
2

EN = High -> 内部チャージポンプ起動 -> MOSFET が徐々に導通 -> VOUT 上昇
EN = Low  -> ゲートドライバ停止 -> MOSFET オフ -> VOUT 断電

このピンは通常、MCU、SoC、PMIC、電源シーケンス制御回路などから駆動されます。負荷電流を流すピンではなく、後段電源をいつ接続または切断するかをロードスイッチに知らせるための制御入力です。

ノート PC、NAS、ルーター、開発ボードなどでは、EN は Wi-Fi モジュール、USB デバイス、センサー、ストレージ補助電源、表示系電源レールなどのサブシステム制御に使われます。

クイック出力放電

多くの負荷では、電源を切ったあとも出力側のコンデンサに電荷が残り、しばらく電圧が残ります。この残留電圧の低下が遅いと、後段 IC が完全にリセットされなかったり、中途半端な電源状態になったりします。

NCP45521 には出力放電に関する回路があります。オフ時には、内部の放電経路を通じて VOUT の残留電荷をグランドへ逃がし、出力をより速く低レベルへ戻せます。

この機能は次のように呼ばれます。

Quick Output Discharge、略して QOD。
Output discharge。
Bleed discharge。

後段の状態を明確にできるのが利点で、特にデジタル回路、通信モジュール、ホットプラグに近い用途など、オンとオフの境界をはっきりさせたい場面に向いています。

典型的な動作の流れ

NCP45521 の動作は、次の五つの段階で理解できます。

待機：VIN は存在し、EN は無効。内部 MOSFET はオフで、VOUT は未給電。
起動：EN が有効レベルになり、内部バイアス、チャージポンプ、ドライバ回路が動き始める。
ソフトスタート：MOSFET が徐々に導通し、VOUT が制御された傾きで上昇し、後段コンデンサが穏やかに充電される。
安定導通：VOUT は VIN に近くなり、負荷が通常動作する。電圧降下は主に負荷電流と RDS(on) で決まる。
オフ：EN が無効になり、MOSFET がオフし、出力放電経路が VOUT の残留電荷を逃がす。

つまり単に電源線を機械的に切る部品ではなく、オンとオフの過程で制御された予測しやすい電源動作を提供する部品です。

普通の MOSFET ではだめなのか

もちろん、ディスクリート MOSFET でもロードスイッチは作れます。ただし安定して動かすには、次の点を考える必要があります。

ハイサイド N チャネル MOSFET のゲート駆動電圧。
電源投入時の突入電流。
出力電圧の放電。
低電圧、過電流、短絡、過温保護。
オフ時の逆流電流と後段の残留電圧。
PCB 面積と外付け部品点数。

統合型ロードスイッチの意味は、こうしたよくある問題をチップ側に取り込み、外付け部品を減らし、電源シーケンスを安定させることです。修理や基板解析でこの種の IC を見つけたときは、通常のレギュレータではなく「電源ドメインのスイッチ」として見ると理解しやすくなります。

選定時に見るポイント

NCP45521 または類似ロードスイッチを選ぶときは、次の項目を確認します。

VIN 範囲：実際の入力電圧をカバーしているか。
最大連続電流：負荷のピーク電流と連続電流に耐えられるか。
RDS(on)：電圧降下と発熱に影響する。
ソフトスタート時間またはスルーレート：後段容量に合っているか。
イネーブル極性：アクティブハイかアクティブローか。
出力放電：オフ後に出力をすばやく Low に落とす必要があるか。
保護機能：過温、短絡、電流制限、低電圧保護が必要か。
パッケージと熱設計：小型パッケージだからといって、定格最大電流で長時間使えるとは限らない。

修理時にロードスイッチの異常を疑う場合は、VIN、VOUT、EN の三点を重点的に測ります。入力があり、イネーブルも有効なのに出力が出ない場合は、チップ本体、後段短絡、保護動作の有無を続けて確認します。

よく使われるロードスイッチ型番

以下は、資料検索や代替候補の整理に使いやすい代表的な型番とシリーズです。サフィックスによって封装、電流能力、イネーブル極性、放電機能が変わることがあるため、シリーズ名だけで直接置き換えることはできません。

型番またはシリーズ	メーカー	おおよその特徴	よく使われる用途
NCP45520 / NCP45521	onsemi	低オン抵抗のハイサイドロードスイッチ。ソフトスタートと出力放電関連機能を備える	ノート PC、組み込み機器、電源ドメイン制御
NCP45524 / NCP45525	onsemi	ecoSWITCH ロード管理シリーズ。制御型電源切り替え向け	モジュール電源スイッチ、システム電源シーケンス
NCP45560	onsemi	より大きな電流経路に向く高電流ロードスイッチ	大電流サブシステム、ホットプラグ補助制御
TPS22910A	Texas Instruments	小電流、低消費電力ロードスイッチ	携帯機器、センサー電源
TPS22918	Texas Instruments	低オン抵抗。モバイル、組み込み電源管理でよく使われる	SoC 周辺、低電圧電源レール
TPS22965 / TPS22966	Texas Instruments	低オン抵抗で立ち上がり時間を制御可能	プロセッサ周辺、ストレージ、無線モジュール
TPS22975	Texas Instruments	比較的大きな電流能力と低オン抵抗	マザーボード電源ドメイン、USB/周辺電源
AP22802 / AP22804	Diodes Incorporated	保護機能付き電源スイッチシリーズ	USB 給電、周辺ポート保護
AP2331	Diodes Incorporated	単チャネル電流制限ロードスイッチ	USB ポート、5V 周辺機器
MIC2005A / MIC2009A	Microchip	電流制限保護付き電源分配スイッチ	USB、電源分配
RT9742	Richtek	電源スイッチ/電流制限スイッチ	USB、周辺機器電源
SY6280 / SY6288	Silergy	よく使われる低コスト電流制限ロードスイッチシリーズ	民生機器、開発ボード、USB 給電
AOZ1360 / AOZ1361	Alpha & Omega	電源スイッチまたは保護スイッチ系列	電源パス管理、インターフェース保護

これらはどれもロードスイッチと呼ばれますが、重視する点は異なります。低消費電力を重視するもの、大電流を重視するもの、電流制限と短絡保護を重視するもの、ソフトスタート波形を重視するものがあります。実際に置き換えるときは、ピン配置、パッケージ、最大電圧、電流能力、RDS(on)、イネーブル極性、出力放電方式を一つずつ確認します。

まとめ

NCP45521 の本質は、ハイサイド N チャネル MOSFET を内蔵した制御型ロードスイッチです。内部チャージポンプで MOSFET を駆動し、ソフトスタートで突入電流を抑え、EN ピンで電源ドメインを制御し、出力放電でオフ状態をより明確にします。

基板修理では、特定サブモジュールの電源入口に置かれていることがよくあります。ハードウェア設計では、電源シーケンス、待機電力削減、周辺機器の電源制御に使われます。動作確認で最も直接的なのは、入力、イネーブル、出力を同時に見ることです。VIN があるか、EN が有効か、VOUT が期待どおり立ち上がるかを確認します。

M.2 E キー B キー M キーのピンの説明の配置

Wed, 15 Apr 2026 08:00:00 +0800

この記事では主に、組み込みシステムで一般的な 3 つの M.2 インターフェイスについて説明します。

Socket 1 - Key E
Socket 2 - Key B
Socket 3 - Key M

また、原文の記述は PCI Express M.2 仕様リビジョン 3.0、バージョン 1.2 に基づいています。

01 Socket 1 - Key E

Key E は、Wi-Fi/Bluetooth 拡張カードなどの接続モジュールでよく見られます。元の記事では、このタイプのカードは通常、PCIe および USB を介して接続されると述べました。 SDIO や I2S などの他のバスが使用できるかどうかは、COM がそれをサポートしているかどうかによって異なります。

Pinout Description

左 Pin	左信号	右信号	右 Pin
74	3.3V	GND	75
72	3.3V	RESERVED/REFCLKn1	73
70	UIM_POWER_SRC/GPIO_1/PEWAKE1#	RESERVED/REFCLKp1	71
68	UIM_POWER_SNK/CLKREQ1#	GND	69
66	UIM_SWP/PERST1#	RESERVED/PERn1	67
64	RESERVED	RESERVED/PERp1	65
62	ALERT# (I)(0/1.8 V)	GND	63
60	I2C_CLK (O)(0/1.8 V)	RESERVED/PETn1	61
58	I2C_DATA (I/O)(0/1.8 V)	RESERVED/PETp1	59
56	W_DISABLE1# (O)(0/3.3V)	GND	57
54	W_DISABLE2# (O)(0/3.3V)	PEWAKE0# (I/O)(0/3.3V)	55
52	PERST0# (O)(0/3.3V)	CLKREQ0# (I/O)(0/3.3V)	53
50	SUSCLK(32kHz) (O)(0/3.3V)	GND	51
48	COEX_TXD (O)(0/1.8V)	REFCLKn0	49
46	COEX_RXD (I)(0/1.8V)	REFCLKp0	47
44	COEX3 (I/O)(0/1.8V)	GND	45
42	VENDOR DEFINED	PERn0	43
40	VENDOR DEFINED	PERp0	41
38	VENDOR DEFINED	GND	39
36	UART RTS (O)(0/1.8V)	PETn0	37
34	UART CTS (I)(0/1.8V)	PETp0	35
32	UART TXD (O)(0/1.8V)	GND	33
Key E	Key E
Key E	Key E
Key E	Key E
Key E	SDIO RESET#/TX_BLANKING (O)(0/1.8V)	23
22	UART RXD (I)(0/1.8V)	SDIO WAKE# (I)(0/1.8V)	21
20	UART WAKE# (I)(0/3.3V)	SDIO DATA3(I/O)(0/1.8V)	19
18	GND	SDIO DATA2(I/O)(0/1.8V)	17
16	LED_2# (I)(OD)	SDIO DATA1(I/O)(0/1.8V)	15
14	PCM_OUT/I2S SD_OUT (O)(0/1.8V)	SDIO DATA0(I/O)(0/1.8V)	13
12	PCM_IN/I2S SD_IN (I)(0/1.8V)	SDIO CMD(I/O)(0/1.8V)	11
10	PCM_SYNC/I2S WS (I/O)(0/1.8V)	SDIO CLK/SYSCLK (O)(0/1.8V)	9
8	PCM_CLK/I2S SCK (I/O)(0/1.8V)	GND	7
6	LED_1# (I)(OD)	USB_D-	5
4	3.3V	USB_D+	3
2	3.3V	GND	1

追加情報

M.2 Socket 1 - Key E は、Wi-Fi / Bluetooth モジュールなどの接続アプリケーションでよく使用されます。
PCIe_TX+/- の AC カップリングコンデンサは COM 側に配置され、PCIe_RX+/- の AC カップリングコンデンサは M.2 拡張カード側に配置されるため、キャリアボードでこれらの AC カップリングコンデンサを追加する必要はありません。
CLKREQ# は、PCIe 基準クロックを有効にするために使用され、PCIe クロックバッファーの出力イネーブルピンに接続する必要があります。
CLKREQ# は M.2 拡張カードによって出力されるローアクティブのオープンドレイン信号であるため、キャリアボードにプルアップ抵抗が必要です。

02 Socket 2 - Key B

Key B は、SATA、PCIe SSD、または一部の WWAN モジュールで一般的です。このソケットのセットは、CONFIG_0 から CONFIG_3 までの 4 つの構成ピンを特徴としており、これによりシステムはカードが使用することを想定しているホストインターフェイスを識別できます。

Pinout Description

左 Pin	左信号	右信号	右 Pin
74	3.3 V/VBAT	CONFIG_2	75
72	3.3 V/VBAT	GND	73
70	3.3 V/VBAT	GND	71
68	SUSCLK(32kHz) (O)(0/3.3V)	CONFIG_1	69
66	SIM DETECT (O)	RESET# (O)(0/1.8V)	67
64	COEX_RXD (I)(0/1.8V)	ANTCTL3 (I)(0/1.8V)	65
62	COEX_TXD (O)(0/1.8V)	ANTCTL2 (I)(0/1.8V)	63
60	COEX3 (I/O)(0/1.8V)	ANTCTL1 (I)(0/1.8V)	61
58	NC	ANTCTL0 (I)(0/1.8V)	59
56	NC	GND	57
54	PEWAKE# (I/O)(0/3.3V)	REFCLKp	55
52	CLKREQ# (I/O)(0/3.3V)	REFCLKn	53
50	PERST# (O)(0/3.3V)	GND	51
48	GPIO_4 (I/O)(0/1.8V)	PETp0/SATA-A+	49
46	GPIO_3 (I/O)(0/1.8V)	PETn0/SATA-A-	47
44	GPIO_2 (I/O)/ALERT# (I)/(0/1.8V)	GND	45
42	GPIO_1 (I/O)/SMB_DATA (I/O)/(0/1.8V)	PERp0/SATA-B-	43
40	GPIO_0 (I/O)/SMB_CLK (I/O)/(0/1.8V)	PERn0/SATA-B+	41
38	DEVSLP (O)	GND	39
36	UIM-PWR (I)	PETp1/USB3.1-Tx+/SSIC-TxP	37
34	UIM-DATA (I/O)	PETn1/USB3.1-Tx-/SSIC-TxN	35
32	UIM-CLK (I)	GND	33
30	UIM-RESET (I)	PERp1/USB3.1-Rx+/SSIC-RxP	31
28	GPIO_8 (I/O) (0/1.8V)	PERn1/USB3.1-Rx-/SSIC-RxN	29
26	GPIO_10 (I/O) (0/1.8V)	GND	27
24	GPIO_7 (I/O) (0/1.8V)	DPR (O) (0/1.8V)	25
22	GPIO_6 (I/O)(0/1.8V)	GPIO_11 (I/O) (0/1.8V)	23
20	GPIO_5 (I/O)(0/1.8V)	CONFIG_0	21
Key B	Key B
Key B	Key B
Key B	Key B
Key B	GND	11
10	GPIO_9/DAS/DSS (I/O)/LED_1# (I)(0/3.3V)	USB_D-	9
8	W_DISABLE1# (O)(0/3.3V)	USB_D+	7
6	FULL_CARD_POWER_OFF# (O)(0/1.8V or 3.3V)	GND	5
4	3.3 V	GND	3
2	3.3 V	CONFIG_3	1

Host Interface Configuration

元の記事では、システムは現在のカードで選択されているピン配置/ホストインターフェイスを識別するために 4 つの CONFIG_X ピンを読み取る必要があると指摘しています。 M.2 カードの電源が入っていない場合でも、システムはこれらの設定ピンを適切な電源にプルアップして、ステータスを読み取ることができるようにする必要があります。

CONFIG_0 (Pin 21)	CONFIG_1 (Pin 69)	CONFIG_2 (Pin 75)	CONFIG_3 (Pin 1)	Host Interface
0	0	0	0	SSD - SATA
0	1	0	0	SSD - PCIe
0	0	1	0	WWAN - PCIe (Port Configuration 0*)
0	1	1	0	WWAN - PCIe (Port Configuration 1*)
0	0	0	1	WWAN - PCIe, USB3.1 Gen1 (Port Configuration 0*)
0	1	0	1	WWAN - PCIe, USB3.1 Gen1 (Port Configuration 1*)
0	0	1	1	WWAN - PCIe, USB3.1 Gen1 (Port Configuration 2*)
0	1	1	1	WWAN - PCIe, USB3.1 Gen1 (Port Configuration 3*)
1	0	0	0	WWAN - SSIC (Port Configuration 0*)
1	1	0	0	WWAN - SSIC (Port Configuration 1*)
1	0	1	0	WWAN - SSIC (Port Configuration 2*)
1	1	1	0	WWAN - SSIC (Port Configuration 3*)
1	0	0	1	WWAN - PCIe (Port Configuration 2*)
1	1	0	1	WWAN - PCIe (Port Configuration 3*)
1	0	1	1	WWAN - PCIe, USB3.1 Gen1 (vendor defined)
1	1	1	1	No Add-in Card Present

注: Port Configuration のさまざまな詳細については、元の記事で PCI Express M.2 仕様を確認することが推奨されています。

追加情報

Socket 2 - Key B は、一般的に、PCIe または SATA タイプのストレージデバイスの接続に使用されます。
CONFIG_1 を使用してホストインターフェイスを切り替えることができます。
CONFIG_1 = Low の場合、SATA を有効にする
CONFIG_1 = High の場合、PCIe を有効にする
2 番目の PCIe レーンは、Intel Optane などの PCIe x2 デバイスをサポートできます。実際に x2 を実行するには、ホスト側の PCIe レーンも PCIe x2 link として構成する必要があります。
PCIe モードが有効な場合、CONFIG_1 は M.2 拡張カードに接続されないため、キャリアボードにプルアップ抵抗を追加する必要があります。
この M.2 ソケットが SATA ストレージデバイスに接続されている場合は、Pin 43 を SATA Rx 差動ペアのマイナス端に接続する必要があります。
この M.2 ソケットが PCIe ストレージデバイスに接続されている場合は、Pin 43 を PCIe Rx 差動ペアの正端に接続する必要があります。

03 Socket 3 - Key M

Key M は、PCIe または SATA タイプのストレージデバイス、特に高帯域幅 SSD の接続に非常に一般的に使用されます。 Key Bと同様にホストインターフェースを選択する信号もありますが、PEDETに変更されています。

Pinout Description

左 Pin	左信号	右信号	右 Pin
74	3.3 V	GND	75
72	3.3 V	GND	73
70	3.3 V	GND	71
68	SUSCLK (O)(0/3.3V)	PEDET	69
Key M	NC	67
Key M	Key M
Key M	Key M
Key M	Key M
Key M	Key M
58	NC	GND	57
56	NC	REFCLKp	55
54	PEWAKE# (I/O)(0/3.3V) or NC	REFCLKn	53
52	CLKREQ# (I/O)(0/3.3V) or NC	GND	51
50	PERST# (O)(0/3.3V) or NC	PETp0/SATA-A+	49
48	NC	PETn0/SATA-A-	47
46	NC	GND	45
44	ALERT# (I) (0/1.8V)	PERp0/SATA-B-	43
42	SMB_DATA (I/O) (0/1.8V)	PERn0/SATA-B+	41
40	SMB_CLK (I/O)(0/1.8V)	GND	39
38	DEVSLP (O)	PETp1	37
36	NC	PETn1	35
34	NC	GND	33
32	NC	PERp1	31
30	NC	PERn1	29
28	NC	GND	27
26	NC	PETp2	25
24	NC	PETn2	23
22	NC	GND	21
20	NC	PERp2	19
18	3.3 V	PERn2	17
16	3.3 V	GND	15
14	3.3 V	PETp3	13
12	3.3 V	PETn3	11
10	DAS/DSS (I/O)/LED_1# (I)(0/3.3V)	GND	9
8	NC	PERp3	7
6	NC	PERn3	5
4	3.3 V	GND	3
2	3.3 V	GND	1

追加情報

Socket 3 - Key M は、一般的に、PCIe または SATA タイプのストレージデバイスの接続に使用されます。
PEDET はホストインターフェイスの選択に使用され、M.2 カードはさまざまな接続方法を使用してモードを示します。
PEDET = Low は、SATA を有効にすることを意味します。つまり、M.2 カードは PEDET を GND に接続します。
PEDET = High は、PCIe を有効にすることを意味します。つまり、PEDET は M.2 カードに接続されていません。
帯域幅を最大にするには、4 つの PCIe レーンを x4 link として構成する必要があります。
PCIe モードが有効な場合、M.2 拡張カードは PEDET に接続されないため、キャリアボードにプルアップ抵抗を追加する必要があります。
このソケットが SATA ストレージデバイスに接続されている場合は、Pin 43 を SATA Rx 差動ペアのマイナス端に接続する必要があります。
このソケットが PCIe ストレージデバイスに接続されている場合は、Pin 43 を PCIe Rx 差動ペアの正端に接続する必要があります。

04 素早い整理整頓

この記事の重要なポイントをすぐに覚えておきたい場合は、まず次の内容を理解してください。

Key E は主に Wi-Fi/Bluetooth などの接続モジュールを好みます。
Key B は SATA / PCIe SSD で一般的であり、WWAN クラスモジュールにも表示される場合があります。
Key M は主に高帯域幅ストレージに使用され、PCIe SSD でよく見られます。
Key B は、CONFIG_0 ~ CONFIG_3 を介してインターフェイス構成を識別します。
Key M は、PEDET によって SATA または PCIe を識別します。
CLKREQ#、CONFIG_1、PEDET などの信号では、キャリアボードが一部のモードでプルアップを提供する必要があります。

将来的にキャリアボードやソケットのドッキング設計を行う場合は、この記事を元の情報および PCI Express M.2 仕様、特に Port Configuration、PCIe レーン構成、SATA/PCIe 共有ピンの部分と比較することをお勧めします。

参考内容

元の情報: https://wiki.congatec.com/wiki/M.2_Pinout_Descriptions_and_Reference_Designs_(AN43)

ハードウェア設計 on KnightLiブログ

NCP45521 ロードスイッチの動作原理

内部の中心：N チャネル MOSFET

ソフトスタートとスルーレート制御

EN ピン制御

クイック出力放電

典型的な動作の流れ

普通の MOSFET ではだめなのか

選定時に見るポイント

よく使われるロードスイッチ型番

まとめ

関連リンク

M.2 E キー B キー M キーのピンの説明の配置

01 Socket 1 - Key E

Pinout Description

追加情報

02 Socket 2 - Key B

Pinout Description

Host Interface Configuration

追加情報

03 Socket 3 - Key M

Pinout Description

追加情報

04 素早い整理整頓

参考内容