如何匹配晶振的负载电容？(匹配电容,负载电容,外接电容)

Fri, 29 Nov 2024 00:00:00 +0000

典型的晶振电路

这是一个典型的晶振电路:

晶振外部有2个电容, 一般取值相同. 这2个电容有多种叫法,比如匹配电容,负载电容,外接电容等, 以下简称匹配电容(${C_1}$,${C_2}$).
晶振本身有一个指标负载电容${C_L}$（Load capacitance）,负载电容是指晶振要正常震荡所需要的电容,是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。一般购买晶振时会标注这个参数.
匹配电容是负载电容的一部分. 一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高。

外接电容的计算

目的是通过调整匹配电容(${C_1}$,${C_2}$)的容量, 使整个晶振的总的负载电容等于晶振本身所需负载电容(${C_L}$)的值,使晶振正常震荡.有如下公式:
${C_L}={C_S}+\frac{C_D \times C_G}{C_D + C_G}$

${C_S}$为晶体两个管脚间的寄生电容（Shunt Capacitance）一般${C_S}$为1pF左右
${C_D}$表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容${C_{PCB}}$（0.2pF~~5pF）、芯片管脚寄生电容${C_O}$（3pF~~5pF）、外加匹配电容${C_2}$，即${C_D}$=${C_{PCB}}$+${C_O}$+${C_2}$
${C_G}$表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容${C_{PCB}}$（0.2pF~~5pF）、芯片管脚寄生电容${C_I}$（3pF~~5pF）、外加匹配电容${C_1}$，即${C_G}$=${C_{PCB}}$+${C_I}$+${C_1}$

这里假设${C_S}=1pF$，${C_I=C_O}=5pF$，${C_{PCB}=4pF}$, ${C_1=C_2}$ ,晶振规格书上的负载电容要求10pF 则 ${C_D=C_G=}$
${10pF=1pF+\frac{C_D}{2}=1pF+\frac{C_G}{2}}$
则${C_D=C_G=18pF}$, ${C_1=C_2=9pF}$

一般情况 ${C_I=C_O},{C_D=C_G},{C_1=C_2}$ 公式可以简化成:
${C_1=C_2={2}\times{(C_L-C_S)}-C_{PCB}-C_I={2}\times{C_L-11pF}}$

晶振选型 on KnightLi的博客

如何匹配晶振的负载电容？(匹配电容,负载电容,外接电容)

典型的晶振电路

外接电容的计算