<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
    <channel>
        <title>Pinout on KnightLi的博客</title>
        <link>https://knightli.com/tags/pinout/</link>
        <description>Recent content in Pinout on KnightLi的博客</description>
        <generator>Hugo -- gohugo.io</generator>
        <language>zh-cn</language>
        <lastBuildDate>Mon, 04 May 2026 06:02:56 +0800</lastBuildDate><atom:link href="https://knightli.com/tags/pinout/index.xml" rel="self" type="application/rss+xml" /><item>
        <title>铁威马 F2-221 NAS 背板 pinout 记录</title>
        <link>https://knightli.com/2026/05/04/terramaster-f2-221-backplane-pinout/</link>
        <pubDate>Mon, 04 May 2026 06:02:56 +0800</pubDate>
        
        <guid>https://knightli.com/2026/05/04/terramaster-f2-221-backplane-pinout/</guid>
        <description>&lt;p&gt;这篇记录整理铁威马 F2-221 NAS 背板连接器的非标准 pinout。这个接口外形接近 PCIe 边缘连接器，但并不是标准 PCIe 插槽，而是铁威马自定义背板接口。&lt;/p&gt;
&lt;p&gt;该连接器同时承载 SATA、电源、复位和 PCIe 信号。确认 PCIe1 x1 可用后，可以通过自制背板接出 M.2 M-key 插槽，用 NVMe SSD 作为内部系统盘。&lt;/p&gt;
&lt;p&gt;同一思路也适用于铁威马 F2-220。F2-220 与 F2-221 平台不同，但已有飞牛论坛实测：F3 背板 V1.1 在 F2-220 上可以识别 NVMe，安装飞牛 OS 时系统内可见该 NVMe 盘；真正需要额外处理的是老 BIOS 可能不支持从 NVMe 启动。&lt;/p&gt;
&lt;h2 id=&#34;结论&#34;&gt;结论
&lt;/h2&gt;&lt;p&gt;F2-221 背板连接器里同时包含：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;两个原生 SATA 口的信号&lt;/li&gt;
&lt;li&gt;12V、5V、3.3V 和 GND&lt;/li&gt;
&lt;li&gt;SATA 硬盘供电控制相关信号&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PERST#&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;至少一组可用的 PCIe Gen2 x1 信号&lt;/li&gt;
&lt;li&gt;第二组 PCIe 信号的部分线索，但没有完整验证&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;PCIe1 可用于接出 M.2 M-key NVMe 插槽。实测中，NVMe 盘运行在 PCIe Gen2 x1 上，BIOS 可以识别并启动。&lt;/p&gt;
&lt;p&gt;F2-220 的实测结果也支持这个方向：硬件层面可以识别 NVMe，但 BIOS 启动阶段可能需要注入 NVMe 模块，启动项可能以 &lt;code&gt;PATA&lt;/code&gt; 形式出现。&lt;/p&gt;
&lt;h2 id=&#34;背板连接器-pinout&#34;&gt;背板连接器 pinout
&lt;/h2&gt;&lt;p&gt;连接器分为 B/A 两侧。&lt;code&gt;?&lt;/code&gt; 表示未确认或未连接，&lt;code&gt;NC&lt;/code&gt; 表示未连接。&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;Pin&lt;/th&gt;
          &lt;th&gt;B side&lt;/th&gt;
          &lt;th&gt;A side&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;2&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;3&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
          &lt;td&gt;12V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;4&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;5&lt;/td&gt;
          &lt;td&gt;SATA1 A+&lt;/td&gt;
          &lt;td&gt;SATA1 B+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;6&lt;/td&gt;
          &lt;td&gt;SATA1 A-&lt;/td&gt;
          &lt;td&gt;SATA1 B-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;7&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;NC&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;8&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;9&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;10&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;5V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;11&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;12&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;13&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;14&lt;/td&gt;
          &lt;td&gt;SATA2 A+&lt;/td&gt;
          &lt;td&gt;3.3V&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;15&lt;/td&gt;
          &lt;td&gt;SATA2 A-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;16&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;SATA2 B+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;17&lt;/td&gt;
          &lt;td&gt;PERST#&lt;/td&gt;
          &lt;td&gt;SATA2 B-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;18&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;19&lt;/td&gt;
          &lt;td&gt;PCIe1 TX+&lt;/td&gt;
          &lt;td&gt;NC&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;20&lt;/td&gt;
          &lt;td&gt;PCIe1 TX-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;21&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe1 RX+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;22&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe1 RX-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;23&lt;/td&gt;
          &lt;td&gt;PCIe1 REFCLK+&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;24&lt;/td&gt;
          &lt;td&gt;PCIe1 REFCLK-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;25&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 RX+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;26&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 RX-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;27&lt;/td&gt;
          &lt;td&gt;PCIe2 TX+&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;28&lt;/td&gt;
          &lt;td&gt;PCIe2 TX-&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;29&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;PCIe2 REFCLK+&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;30&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;PCIe2 REFCLK-&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;31&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;32&lt;/td&gt;
          &lt;td&gt;GND&lt;/td&gt;
          &lt;td&gt;?&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;PCIe1 的参考价值更高。PCIe2 未完整验证，只适合作为线索，不能直接作为可靠设计依据。&lt;/p&gt;
&lt;p&gt;&lt;img src=&#34;https://knightli.com/2026/05/04/terramaster-f2-221-backplane-pinout/pinout-overview.svg&#34;
	
	
	
	loading=&#34;lazy&#34;
	
		alt=&#34;铁威马 F2-221 背板连接器 pinout 示意图&#34;
	
	
&gt;&lt;/p&gt;
&lt;h2 id=&#34;信号来源判断&#34;&gt;信号来源判断
&lt;/h2&gt;&lt;p&gt;F2-221 原厂双盘背板没有 PCIe 转 SATA 控制器，SATA 信号直接从主板连接器进入背板。额外 PCIe 信号主要从同系列多盘位机型推断而来。&lt;/p&gt;
&lt;p&gt;铁威马 F5-422 背板使用两颗 ASMedia &lt;code&gt;ASM1061&lt;/code&gt;。&lt;code&gt;ASM1061&lt;/code&gt; 是 PCIe Gen2 x1 转双 SATA 控制器。结合 Intel J3355 本身有 2 个 SATA 口和 6 条 PCIe Gen2 lane，可以推断多盘位型号通过 PCIe 扩展 SATA 端口。&lt;/p&gt;
&lt;p&gt;因此，F2-221 主板连接器上保留 PCIe 信号是合理的。厂商很可能在同系列不同盘位机型之间复用主板设计，只通过背板区分功能。&lt;/p&gt;
&lt;h2 id=&#34;pcie-差分对判断&#34;&gt;PCIe 差分对判断
&lt;/h2&gt;&lt;p&gt;PCIe 差分线进入过孔后通常会走内层，无法只靠照片完整追线。一个可用判断规则是：传统 PCIe 设计中，TX 差分对通常带 AC coupling 电容。&lt;/p&gt;
&lt;p&gt;方向需要反过来看：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;从 &lt;code&gt;ASM1061&lt;/code&gt; 控制器角度看的 &lt;code&gt;TX&lt;/code&gt;，对应 CPU 或主板侧的 &lt;code&gt;RX&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;从 &lt;code&gt;ASM1061&lt;/code&gt; 控制器角度看的 &lt;code&gt;RX&lt;/code&gt;，对应 CPU 或主板侧的 &lt;code&gt;TX&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;REFCLK&lt;/code&gt; 需要结合相邻差分对和走线位置判断&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;这类 pinout 更适合当作硬件逆向资料，而不是官方规格书。&lt;/p&gt;
&lt;h2 id=&#34;可用性验证&#34;&gt;可用性验证
&lt;/h2&gt;&lt;p&gt;基于这份 pinout 制作的 F3 背板已经完成过以下验证：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;原有两个 SATA 硬盘位继续可用&lt;/li&gt;
&lt;li&gt;PCIe1 可接到 M.2 M-key 插槽&lt;/li&gt;
&lt;li&gt;NVMe SSD 可被 BIOS 识别&lt;/li&gt;
&lt;li&gt;NAS 可以直接从 NVMe SSD 启动&lt;/li&gt;
&lt;li&gt;btrfs scrub 未发现硬盘错误&lt;/li&gt;
&lt;li&gt;系统从 NVMe SSD 运行数周无明显异常&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;测试用 NVMe SSD 为 Patriot P300 128GB。&lt;code&gt;hdparm&lt;/code&gt; 结果如下：&lt;/p&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;div class=&#34;chroma&#34;&gt;
&lt;table class=&#34;lntable&#34;&gt;&lt;tr&gt;&lt;td class=&#34;lntd&#34;&gt;
&lt;pre tabindex=&#34;0&#34; class=&#34;chroma&#34;&gt;&lt;code&gt;&lt;span class=&#34;lnt&#34;&gt;1
&lt;/span&gt;&lt;span class=&#34;lnt&#34;&gt;2
&lt;/span&gt;&lt;span class=&#34;lnt&#34;&gt;3
&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/td&gt;
&lt;td class=&#34;lntd&#34;&gt;
&lt;pre tabindex=&#34;0&#34; class=&#34;chroma&#34;&gt;&lt;code class=&#34;language-text&#34; data-lang=&#34;text&#34;&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt;/dev/nvme0n1:
&lt;/span&gt;&lt;/span&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt; Timing cached reads:   4554 MB in  2.00 seconds = 2279.68 MB/sec
&lt;/span&gt;&lt;/span&gt;&lt;span class=&#34;line&#34;&gt;&lt;span class=&#34;cl&#34;&gt; Timing buffered disk reads: 1222 MB in  3.00 seconds = 407.22 MB/sec
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/td&gt;&lt;/tr&gt;&lt;/table&gt;
&lt;/div&gt;
&lt;/div&gt;&lt;p&gt;这个速度符合 PCIe Gen2 x1 的限制。它不是为了跑满 NVMe 性能，而是作为内部系统盘替代外置 USB SSD。&lt;/p&gt;
&lt;h2 id=&#34;注意事项&#34;&gt;注意事项
&lt;/h2&gt;&lt;p&gt;这份 pinout 适合作为硬件逆向和自制背板参考，但不应当当成官方资料使用。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;连接器不是标准 PCIe，不能直接插通用 PCIe 设备。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;?&lt;/code&gt; 引脚未确认，不应随意接入关键电路。&lt;/li&gt;
&lt;li&gt;PCIe2 未完整验证，风险比 PCIe1 更高。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ&lt;/code&gt; 没有按常规 M.2 设计完整接出，ASPM 可能不可用。&lt;/li&gt;
&lt;li&gt;SATA 供电包含热插拔相关的 load switch 和 slow start 逻辑，不能只接信号线而忽略供电控制。&lt;/li&gt;
&lt;li&gt;如果要复刻，应重新测量自己的主板和背板，不要只依赖照片。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;相关链接&#34;&gt;相关链接
&lt;/h2&gt;&lt;ul&gt;
&lt;li&gt;原始项目记录：&lt;a class=&#34;link&#34; href=&#34;https://codedbearder.com/posts/f3-backplane/&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;I made a new backplane for my Terramaster F2-221 NAS&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;F3 背板 KiCad 项目：&lt;a class=&#34;link&#34; href=&#34;https://github.com/arnarg/f3_backplane&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;arnarg/f3_backplane&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;F3 背板 pinout CSV：&lt;a class=&#34;link&#34; href=&#34;https://github.com/arnarg/f3_backplane/blob/main/f3_backplane.csv&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;f3_backplane.csv&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;F2-220 适用性实测：&lt;a class=&#34;link&#34; href=&#34;https://club.fnnas.com/forum.php?mod=viewthread&amp;amp;tid=55589&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;铁威马F2-220折腾飞牛OS过程&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
</description>
        </item>
        <item>
        <title>M.2 E Key B Key M Key脚位说明整理</title>
        <link>https://knightli.com/2026/04/15/m2-pinout-descriptions/</link>
        <pubDate>Wed, 15 Apr 2026 08:00:00 +0800</pubDate>
        
        <guid>https://knightli.com/2026/04/15/m2-pinout-descriptions/</guid>
        <description>&lt;p&gt;本文主要涵盖三种在嵌入式系统中很常见的 M.2 接口：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 1 - Key E&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Socket 2 - Key B&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Socket 3 - Key M&lt;/code&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;另外，原文说明内容基于 &lt;strong&gt;PCI Express M.2 Specification Revision 3.0, Version 1.2&lt;/strong&gt;。&lt;/p&gt;
&lt;h2 id=&#34;01-socket-1---key-e&#34;&gt;01 Socket 1 - Key E
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key E&lt;/code&gt; 常见于连接类模块，例如 Wi-Fi / Bluetooth 扩展卡。原文提到这类卡通常通过 &lt;code&gt;PCIe&lt;/code&gt; 与 &lt;code&gt;USB&lt;/code&gt; 连接，其他总线如 &lt;code&gt;SDIO&lt;/code&gt;、&lt;code&gt;I2S&lt;/code&gt; 是否可用，要看 COM 是否支持。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左信号&lt;/th&gt;
      &lt;th&gt;右信号&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;RESERVED/REFCLKn1&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;UIM_POWER_SRC/GPIO_1/PEWAKE1#&lt;/td&gt;&lt;td&gt;RESERVED/REFCLKp1&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;UIM_POWER_SNK/CLKREQ1#&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;66&lt;/td&gt;&lt;td&gt;UIM_SWP/PERST1#&lt;/td&gt;&lt;td&gt;RESERVED/PERn1&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;64&lt;/td&gt;&lt;td&gt;RESERVED&lt;/td&gt;&lt;td&gt;RESERVED/PERp1&lt;/td&gt;&lt;td&gt;65&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;62&lt;/td&gt;&lt;td&gt;ALERT# (I)(0/1.8 V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;63&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;60&lt;/td&gt;&lt;td&gt;I2C_CLK (O)(0/1.8 V)&lt;/td&gt;&lt;td&gt;RESERVED/PETn1&lt;/td&gt;&lt;td&gt;61&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;I2C_DATA (I/O)(0/1.8 V)&lt;/td&gt;&lt;td&gt;RESERVED/PETp1&lt;/td&gt;&lt;td&gt;59&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;W_DISABLE1# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;W_DISABLE2# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;PEWAKE0# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;PERST0# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;CLKREQ0# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;SUSCLK(32kHz) (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;COEX_TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;REFCLKn0&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;COEX_RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;REFCLKp0&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;COEX3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;PERn0&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;PERp0&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;VENDOR DEFINED&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;UART RTS (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETn0&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;UART CTS (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETp0&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;UART TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key E&lt;/td&gt;&lt;td&gt;SDIO RESET#/TX_BLANKING (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;UART RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO WAKE# (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;UART WAKE# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;SDIO DATA3(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;19&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;18&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;SDIO DATA2(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;17&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;16&lt;/td&gt;&lt;td&gt;LED_2# (I)(OD)&lt;/td&gt;&lt;td&gt;SDIO DATA1(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;15&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;14&lt;/td&gt;&lt;td&gt;PCM_OUT/I2S SD_OUT (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO DATA0(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;13&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;12&lt;/td&gt;&lt;td&gt;PCM_IN/I2S SD_IN (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO CMD(I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;PCM_SYNC/I2S WS (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;SDIO CLK/SYSCLK (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;PCM_CLK/I2S SCK (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;LED_1# (I)(OD)&lt;/td&gt;&lt;td&gt;USB_D-&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;USB_D+&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;补充说明&#34;&gt;补充说明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;M.2 Socket 1 - Key E&lt;/code&gt; 常用于连接类应用，例如 Wi-Fi / Bluetooth 模块。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PCIe_TX+/-&lt;/code&gt; 的 AC coupling 电容放在 COM 端，&lt;code&gt;PCIe_RX+/-&lt;/code&gt; 的 AC coupling 电容放在 M.2 扩展卡端，所以 carrier board 不需要再补这些 AC coupling 电容。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ#&lt;/code&gt; 用来启用 PCIe reference clock，应接到 PCIe clock buffer 的 output enable 引脚。&lt;/li&gt;
&lt;li&gt;因为 &lt;code&gt;CLKREQ#&lt;/code&gt; 是 M.2 扩展卡输出的低有效、open-drain 信号，所以 carrier board 端需要上拉电阻。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;02-socket-2---key-b&#34;&gt;02 Socket 2 - Key B
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key B&lt;/code&gt; 常见于 SATA、PCIe SSD，或部分 WWAN 模块。这组 socket 的特点是有 &lt;code&gt;CONFIG_0&lt;/code&gt; 到 &lt;code&gt;CONFIG_3&lt;/code&gt; 四个配置引脚，可以让系统识别卡片期望使用哪种 host interface。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description-1&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左信号&lt;/th&gt;
      &lt;th&gt;右信号&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;CONFIG_2&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;3.3 V/VBAT&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;SUSCLK(32kHz) (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;CONFIG_1&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;66&lt;/td&gt;&lt;td&gt;SIM DETECT (O)&lt;/td&gt;&lt;td&gt;RESET# (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;64&lt;/td&gt;&lt;td&gt;COEX_RXD (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL3 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;65&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;62&lt;/td&gt;&lt;td&gt;COEX_TXD (O)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL2 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;63&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;60&lt;/td&gt;&lt;td&gt;COEX3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;ANTCTL1 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;61&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;ANTCTL0 (I)(0/1.8V)&lt;/td&gt;&lt;td&gt;59&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;PEWAKE# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;REFCLKp&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;CLKREQ# (I/O)(0/3.3V)&lt;/td&gt;&lt;td&gt;REFCLKn&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;PERST# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;GPIO_4 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETp0/SATA-A+&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;GPIO_3 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;PETn0/SATA-A-&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;GPIO_2 (I/O)/ALERT# (I)/(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;GPIO_1 (I/O)/SMB_DATA (I/O)/(0/1.8V)&lt;/td&gt;&lt;td&gt;PERp0/SATA-B-&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;GPIO_0 (I/O)/SMB_CLK (I/O)/(0/1.8V)&lt;/td&gt;&lt;td&gt;PERn0/SATA-B+&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;DEVSLP (O)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;UIM-PWR (I)&lt;/td&gt;&lt;td&gt;PETp1/USB3.1-Tx+/SSIC-TxP&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;UIM-DATA (I/O)&lt;/td&gt;&lt;td&gt;PETn1/USB3.1-Tx-/SSIC-TxN&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;UIM-CLK (I)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;30&lt;/td&gt;&lt;td&gt;UIM-RESET (I)&lt;/td&gt;&lt;td&gt;PERp1/USB3.1-Rx+/SSIC-RxP&lt;/td&gt;&lt;td&gt;31&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;28&lt;/td&gt;&lt;td&gt;GPIO_8 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERn1/USB3.1-Rx-/SSIC-RxN&lt;/td&gt;&lt;td&gt;29&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;26&lt;/td&gt;&lt;td&gt;GPIO_10 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;27&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;24&lt;/td&gt;&lt;td&gt;GPIO_7 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;DPR (O) (0/1.8V)&lt;/td&gt;&lt;td&gt;25&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;GPIO_6 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GPIO_11 (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;GPIO_5 (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;CONFIG_0&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key B&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;GPIO_9/DAS/DSS (I/O)/LED_1# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;USB_D-&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;W_DISABLE1# (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;USB_D+&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;FULL_CARD_POWER_OFF# (O)(0/1.8V or 3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;CONFIG_3&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;host-interface-configuration&#34;&gt;Host Interface Configuration
&lt;/h3&gt;&lt;p&gt;原文指出，系统要读取四个 &lt;code&gt;CONFIG_X&lt;/code&gt; 引脚来识别当前卡片选择的 pinout / host interface。即使 M.2 卡尚未上电，系统也应该把这些配置引脚上拉到适当电源，确保仍可读取状态。&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th&gt;CONFIG_0 (Pin 21)&lt;/th&gt;
          &lt;th&gt;CONFIG_1 (Pin 69)&lt;/th&gt;
          &lt;th&gt;CONFIG_2 (Pin 75)&lt;/th&gt;
          &lt;th&gt;CONFIG_3 (Pin 1)&lt;/th&gt;
          &lt;th&gt;Host Interface&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;SSD - SATA&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;SSD - PCIe&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 0*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 1*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;WWAN - SSIC (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 2*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe (Port Configuration 3*)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;0&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;WWAN - PCIe, USB3.1 Gen1 (vendor defined)&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;1&lt;/td&gt;
          &lt;td&gt;No Add-in Card Present&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;注：不同 &lt;code&gt;Port Configuration&lt;/code&gt; 的细节，原文建议回查 PCI Express M.2 Specification。&lt;/p&gt;
&lt;h3 id=&#34;补充说明-1&#34;&gt;补充说明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 2 - Key B&lt;/code&gt; 常用于连接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型存储设备。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1&lt;/code&gt; 可以用来切换 host interface：&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1 = Low&lt;/code&gt; 时启用 &lt;code&gt;SATA&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CONFIG_1 = High&lt;/code&gt; 时启用 &lt;code&gt;PCIe&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;第二条 PCIe lane 可支持像 Intel Optane 这类 &lt;code&gt;PCIe x2&lt;/code&gt; 设备；若要真正跑 &lt;code&gt;x2&lt;/code&gt;，主机端的 PCIe lanes 也要配置成 &lt;code&gt;PCIe x2 link&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;当 &lt;code&gt;PCIe&lt;/code&gt; 模式启用时，M.2 扩展卡上不会连接 &lt;code&gt;CONFIG_1&lt;/code&gt;，因此 carrier board 端需要加上拉电阻。&lt;/li&gt;
&lt;li&gt;如果这个 M.2 socket 接的是 &lt;code&gt;SATA&lt;/code&gt; 存储设备，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;SATA Rx&lt;/code&gt; 差分对的负端。&lt;/li&gt;
&lt;li&gt;如果这个 M.2 socket 接的是 &lt;code&gt;PCIe&lt;/code&gt; 存储设备，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;PCIe Rx&lt;/code&gt; 差分对的正端。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;03-socket-3---key-m&#34;&gt;03 Socket 3 - Key M
&lt;/h2&gt;&lt;p&gt;&lt;code&gt;Key M&lt;/code&gt; 很常用于连接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型存储设备，尤其是高带宽 SSD。与 &lt;code&gt;Key B&lt;/code&gt; 类似，这里也有用来选择 host interface 的信号，不过改成了 &lt;code&gt;PEDET&lt;/code&gt;。&lt;/p&gt;
&lt;h3 id=&#34;pinout-description-2&#34;&gt;Pinout Description
&lt;/h3&gt;&lt;table&gt;
  &lt;thead&gt;
    &lt;tr&gt;
      &lt;th&gt;左 Pin&lt;/th&gt;
      &lt;th&gt;左信号&lt;/th&gt;
      &lt;th&gt;右信号&lt;/th&gt;
      &lt;th&gt;右 Pin&lt;/th&gt;
    &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
    &lt;tr&gt;&lt;td&gt;74&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;75&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;72&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;73&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;70&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;71&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;68&lt;/td&gt;&lt;td&gt;SUSCLK (O)(0/3.3V)&lt;/td&gt;&lt;td&gt;PEDET&lt;/td&gt;&lt;td&gt;69&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;67&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;td colspan=&#34;2&#34;&gt;Key M&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;58&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;57&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;56&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;REFCLKp&lt;/td&gt;&lt;td&gt;55&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;54&lt;/td&gt;&lt;td&gt;PEWAKE# (I/O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;REFCLKn&lt;/td&gt;&lt;td&gt;53&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;52&lt;/td&gt;&lt;td&gt;CLKREQ# (I/O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;51&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;50&lt;/td&gt;&lt;td&gt;PERST# (O)(0/3.3V) or NC&lt;/td&gt;&lt;td&gt;PETp0/SATA-A+&lt;/td&gt;&lt;td&gt;49&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;48&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn0/SATA-A-&lt;/td&gt;&lt;td&gt;47&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;46&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;45&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;44&lt;/td&gt;&lt;td&gt;ALERT# (I) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERp0/SATA-B-&lt;/td&gt;&lt;td&gt;43&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;42&lt;/td&gt;&lt;td&gt;SMB_DATA (I/O) (0/1.8V)&lt;/td&gt;&lt;td&gt;PERn0/SATA-B+&lt;/td&gt;&lt;td&gt;41&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;40&lt;/td&gt;&lt;td&gt;SMB_CLK (I/O)(0/1.8V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;39&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;38&lt;/td&gt;&lt;td&gt;DEVSLP (O)&lt;/td&gt;&lt;td&gt;PETp1&lt;/td&gt;&lt;td&gt;37&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;36&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn1&lt;/td&gt;&lt;td&gt;35&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;34&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;33&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;32&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp1&lt;/td&gt;&lt;td&gt;31&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;30&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERn1&lt;/td&gt;&lt;td&gt;29&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;28&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;27&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;26&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETp2&lt;/td&gt;&lt;td&gt;25&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;24&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PETn2&lt;/td&gt;&lt;td&gt;23&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;22&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;21&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;20&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp2&lt;/td&gt;&lt;td&gt;19&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;18&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PERn2&lt;/td&gt;&lt;td&gt;17&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;16&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;15&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;14&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PETp3&lt;/td&gt;&lt;td&gt;13&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;12&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;PETn3&lt;/td&gt;&lt;td&gt;11&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;10&lt;/td&gt;&lt;td&gt;DAS/DSS (I/O)/LED_1# (I)(0/3.3V)&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;9&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;8&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERp3&lt;/td&gt;&lt;td&gt;7&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;6&lt;/td&gt;&lt;td&gt;NC&lt;/td&gt;&lt;td&gt;PERn3&lt;/td&gt;&lt;td&gt;5&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;4&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;3&lt;/td&gt;&lt;/tr&gt;
    &lt;tr&gt;&lt;td&gt;2&lt;/td&gt;&lt;td&gt;3.3 V&lt;/td&gt;&lt;td&gt;GND&lt;/td&gt;&lt;td&gt;1&lt;/td&gt;&lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;h3 id=&#34;补充说明-2&#34;&gt;补充说明
&lt;/h3&gt;&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Socket 3 - Key M&lt;/code&gt; 常用于连接 &lt;code&gt;PCIe&lt;/code&gt; 或 &lt;code&gt;SATA&lt;/code&gt; 型存储设备。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET&lt;/code&gt; 用来选择 host interface，而 M.2 卡会用不同接法表明模式：&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET = Low&lt;/code&gt; 代表启用 &lt;code&gt;SATA&lt;/code&gt;，也就是 M.2 卡把 &lt;code&gt;PEDET&lt;/code&gt; 接到 &lt;code&gt;GND&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;&lt;code&gt;PEDET = High&lt;/code&gt; 代表启用 &lt;code&gt;PCIe&lt;/code&gt;，也就是 M.2 卡上不连接 &lt;code&gt;PEDET&lt;/code&gt;&lt;/li&gt;
&lt;li&gt;若要获得最高带宽，四条 PCIe lanes 应配置成 &lt;code&gt;x4 link&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;当 &lt;code&gt;PCIe&lt;/code&gt; 模式启用时，M.2 扩展卡不会连接 &lt;code&gt;PEDET&lt;/code&gt;，因此 carrier board 端需要加上拉电阻。&lt;/li&gt;
&lt;li&gt;如果这个 socket 接的是 &lt;code&gt;SATA&lt;/code&gt; 存储设备，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;SATA Rx&lt;/code&gt; 差分对的负端。&lt;/li&gt;
&lt;li&gt;如果这个 socket 接的是 &lt;code&gt;PCIe&lt;/code&gt; 存储设备，&lt;code&gt;Pin 43&lt;/code&gt; 要接到 &lt;code&gt;PCIe Rx&lt;/code&gt; 差分对的正端。&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;04-快速整理&#34;&gt;04 快速整理
&lt;/h2&gt;&lt;p&gt;如果你只想快速记住这篇内容的重点，可以先抓住下面几件事：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;&lt;code&gt;Key E&lt;/code&gt; 主要偏向连接类模块，例如 Wi-Fi / Bluetooth。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key B&lt;/code&gt; 常见于 SATA / PCIe SSD，也可能出现在 WWAN 类模块。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key M&lt;/code&gt; 主要偏向高带宽存储用途，常见于 PCIe SSD。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key B&lt;/code&gt; 通过 &lt;code&gt;CONFIG_0 ~ CONFIG_3&lt;/code&gt; 识别接口配置。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;Key M&lt;/code&gt; 通过 &lt;code&gt;PEDET&lt;/code&gt; 识别 &lt;code&gt;SATA&lt;/code&gt; 或 &lt;code&gt;PCIe&lt;/code&gt;。&lt;/li&gt;
&lt;li&gt;&lt;code&gt;CLKREQ#&lt;/code&gt;、&lt;code&gt;CONFIG_1&lt;/code&gt;、&lt;code&gt;PEDET&lt;/code&gt; 这类信号在某些模式下需要 carrier board 提供上拉。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;如果后续要做 carrier board 或 socket 对接设计，建议还是把这篇整理与原始资料、PCI Express M.2 规范一起对照，尤其是 &lt;code&gt;Port Configuration&lt;/code&gt;、PCIe lane 配置与 SATA/PCIe 共用引脚的部分。&lt;/p&gt;
&lt;h2 id=&#34;参考内容&#34;&gt;参考内容
&lt;/h2&gt;&lt;ul&gt;
&lt;li&gt;原始资料：&lt;a class=&#34;link&#34; href=&#34;https://wiki.congatec.com/wiki/M.2_Pinout_Descriptions_and_Reference_Designs_%28AN43%29&#34;  target=&#34;_blank&#34; rel=&#34;noopener&#34;
    &gt;https://wiki.congatec.com/wiki/M.2_Pinout_Descriptions_and_Reference_Designs_(AN43)&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
</description>
        </item>
        
    </channel>
</rss>
